DDR的仿真

liling92zdh

对于DDR4的仿真，仿真内容主要有：
3 L/ r$ R6 L1 I+ f2 E  q8 D1.CK延迟半个ui,与address，command，叠加眼图，来看settime，hold time，满足要求即可
2.data就是一组数据眼图叠加，把valid window放进去，看符合不符合即可
3.对于CLK与DQS改如何仿真符合不符合要求？
4.还有其他需要仿真的内容吗？大侠请补充，谢谢！

Teeshop5

你很棒棒哦                              

dzkcool

占空比、过冲幅度等，可以参考DDR4 Spec中的相关要求

liling92zdh

dzkcool 发表于 2020-12-16 09:26
占空比、过冲幅度等，可以参考DDR4 Spec中的相关要求

( L: M" C% ^8 M那CK与DQS的关系怎么来限定用仿真的方式，谢谢

dzkcool

CK与DQS的沿要对齐，时序关系看具体的芯片

deficit

你说的这种是时序仿真了，是用啥软件仿啊？

liling92zdh

deficit 发表于 2020-12-17 09:48
% y7 t( j) Q  Z" o你说的这种是时序仿真了，是用啥软件仿啊？

目前是ADS

deficit

liling92zdh 发表于 2020-12-17 10:32
/ C0 m) _/ ^7 G" K  K" T0 k目前是ADS

是自己搭的模型吗，还是从PCB里提了S参数的，能否分享下模型文件学习学习
, [. t; C5 I" o' P# n$ X

liling92zdh

deficit 发表于 2020-12-17 15:03
4 O# h, J: H  X& o! C2 S. d/ \是自己搭的模型吗，还是从PCB里提了S参数的，能否分享下模型文件学习学习

模型需要自己根据实际来建吧，然后S参数是从PCB里面抽取出来的

往昔如梦

https://www.eda365.com/thread-477040-1-1.html

liling92zdh

往昔如梦 发表于 2020-12-20 13:40
https://www.eda365.com/thread-477040-1-1.html

多谢提供资料

大东方

CK与DQS边沿需要对齐吗？我记着有个范围，比较松。
data需要一组数据一起看吗？感觉单根信号看也可以。