Xilinx FIFO 仿真解决异步时钟源的问题

silenced

用FIFO去解决异步时钟源的问题
& {* S2 o: }) s: q, f( k
! ^  i+ h0 M4 i2 `$ b因为想用Spartan-6去从图像传感器采集图像，所以想直接用pclk做为FIFO的写时钟，传感器的行同步信号HS作为FIFO写是能输入，这样可以省去好多coding的工作。然而，事情往往不会那么顺利，我发现pclk的时钟是只有在有数据的时候才会从传感器输出，当传感器不输出数据时，pclk也就不会跳动了。具体时序可参考仿真图的wr_clk.
+ _, h, |  j" |# t5 x1 L
Xilinx自带仿真器，仿真结果截图：
FIFO复位后，经过两个wr_clk，Full 和almost_full信号才会复位，
& C) N1 F9 ~8 h. w
1 y; Z& S/ _; R) W8 \: B  \+ J2 s

当初始不去reset时，会丢失第一个数据

下图为设置了Reset, 丢失了数据1，2，3

   

从仿真结果看，这个写入过程，需要wr_clk比实际数据数要多1或跟多，不然，最后一个数据时写进不到FIFO里面的。
1 E% c1 S0 h8 k7 b$ c从下图可以发现，实际写入的最后一个数为150，但是由于写时钟写完最后一个数后就停止跳动，当去读FIFO时，无论rd_en和rd_clk一直是有效状态，在FIFO中始终读不出来150这个数

结论：对于只当有数据才会有数据始终跟随输出的传感器，如果用FPGA中的FIFO直接读取，会出现丢数据的情况

4 M. h) n8 O( _9 D. g" i3 x! G

reasonant-j

用FIFO解决异步时钟源的问题