找回密码
 注册
关于网站域名变更的通知
查看: 3205|回复: 8
打印 上一主题 下一主题

8层板叠层

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-2-16 09:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
做一块9263的核心板,计划8层,但是从走线来看,如果使用2对电源层,布线很困难。所以计划使用1对电源层,剩下的走线,但top和bottom最后覆网格铜,不知这样的叠层从成本和信号完整性综合考虑是否最周全?

Snap1.jpg (60.76 KB, 下载次数: 1)

Snap1.jpg

该用户从未签到

推荐
发表于 2020-7-12 16:23 | 只看该作者
谢谢分享

“来自电巢APP”

该用户从未签到

2#
发表于 2011-2-16 09:33 | 只看该作者
TOP,BOTTOM作灌铜从理论上是可行的.
1 `# @/ m, E, z! K% a但实际上,
/ h# w9 e* g3 G$ S+ N/ GTOP,BOTTOM已经布满了器件,再进行灌铜无任何意义.
% t9 m7 j7 h$ i$ e( z因为存在大量的孤铜.6 c) j( I/ |5 q3 u! ^& V
已经违背原先灌铜的意义(散热和最短回流路径)
& m" [* ^1 X" m4 `' s; w0 b
; j* t$ p, t1 V) z1 i' f所以,上面的层叠对TOP,L2,L7,BOTTOM层的信号走线屏蔽和回流效果并不好,信号完整性会有问题.
6 A( ]: z+ Q& q. P
, e# n1 D& ], z/ B  N折衷的方法是尽量保持BOTTOM层能有大面积的灌铜,并多打GND过孔来达到最短回流.5 G: e0 @/ U0 w0 E  |. v+ a) z

/ [7 n9 a5 D5 T) q( s. Y8 ]. I重要信号线应尽量安排在第四层,特别是时钟线.数据总线.

评分

参与人数 1贡献 +2 收起 理由
yi2fu + 2

查看全部评分

该用户从未签到

3#
发表于 2011-2-16 09:35 | 只看该作者
TOP,BOTTOM不要灌网格铜

该用户从未签到

4#
 楼主| 发表于 2011-2-16 11:30 | 只看该作者
好,多谢版主的建议。

该用户从未签到

5#
发表于 2011-3-11 16:43 | 只看该作者
你这种层叠不太合理,SI和PI同要重要。

该用户从未签到

6#
发表于 2011-3-11 20:00 | 只看该作者
本帖最后由 liuhuit2006 于 2011-3-11 20:01 编辑 1 B' E! s8 A! {. C3 p# N
# w" {2 W% b& f( {8 w
为了内部有4层走线层,也只能这样了!可以在内部走线层上copper pour,作为GND,因为内部走线层实际上有很多空的地方。

该用户从未签到

7#
发表于 2012-1-4 17:10 | 只看该作者
叠层知识还得继续学习

该用户从未签到

8#
发表于 2012-1-5 18:13 | 只看该作者
我最近正好也在搞一个核心板,跟楼主类似。我是  top,sig1,GND, pow1,POW2,gnd2,sig2 bottom3 Y$ p2 W9 ^3 f! t, n
我的POW1 和POW2 也走部分走线,TOP,BOTTOM 基本不走线,由于电源层都靠近2个完整的地平面GNG和GND2 所以信号的PI会很好,而且叠层对称。阻抗线基本走在SIG2  !
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-2 20:33 , Processed in 0.109375 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表