有源差模EMI这样设计可行？怎么优化?

Adison11

saladrf

' H! r0 P% C) j# ~
没做过这种电路，仅从理论上定性分析。
- D1 \. [8 m/ |! x4 J1、哪个算第3绕组？    AD8056的+端肯定要接地，提供直流通路。而L1与L3之间的那个位置，则不需要接地。
' I8 R, e& Q, A; z# L1 }  g2、AD8056增益21倍吧。
3、耦合电感L1是共模电感，共模电感磁芯中只有共模磁场，没有差模磁场，所以提取不了差模电流。建议用两个隔直电容平衡输入AD8056提取差模信号。
( q8 q! G- F2 k; ^+ H4、理论上能注入差模电流。同名端也接对了。电容注入的缺点是要考虑共模电压是否会过大而击穿电容。电感耦合的缺点是体积有点大吧。
另外，这种电路能有多大的实用性？


: @: ~9 R. e- ^  ]. o

saladrf

' C# i6 V" Y8 g3 l# I1 l
最古老的前馈抵消技术都来了。这种技术最后一次出现还是在射频线性功放领域，然后被数字预失真打败，就消失了十几年了。
楼主是要抵消共模？还是差模。看起来象是抵消差模。
% h, x- n+ ^. L, y7 ~, P9 N

Adison11

主要疑问：

（1）耦合电感L1第三绕组与运放AD8056连接处接地可有问题？
: ?, P# B, v$ I
（2）运放AD8056在此运用中闭环增益怎么确定？
, _6 g( k) P' s; @2 \/ h' k! b8 r; U
（3）耦合电感L1能否有效提取到差模电流，如若能提取到，其磁芯怎么选择？若换成耦合电容来提取，效果会怎样？

5 N2 h0 H5 m: j5 i2 W! q( i（4）耦合电感L2和L3可否有效注入差模抑制电流，若能，对耦合电感设计有什么要求？图中同名端与异名端接对了吗？与电容耦合进行差模注射相比有什么优缺点？
; j0 c: X; T, S9 z' G
) A1 a: R$ D, b, Y# ]" e望各位前辈指点指点，十分感激！

Adison11

谢谢您的评论，我接触'MC方面的东西并不多，有些想法可能不对，望多多指正。
5 ?: W5 x# e" I0 z- I& a   主要是取消差模，我是这样想的：
（1）提取差模的思想主要是将共模电感的与某一绕组与接法滤共模的接法刚好相反，使其差模磁通在磁环中叠加，从而达到提取差模的结果，不知道可行不可行。
（2）AD8056放大倍数为啥只能21倍？可否调整调整？后面的buck电路主要是采用变压器做的，mos驱动芯片为xl6019，类似反激开关电源模块，主要考虑到它有一个隔离的作用。其输出的直流源是直接作为高功率可控硅硅的触发电源。在实验中，有时有两三百个可控硅模块按照时序触发，其对应的触发频率一般几k到几十k,也对应着有两三百个buck电路在工作， 因此有必要将前端差模抗干扰能力做得很好。
（3）如果差模源阻抗很小，是不是AD8056的放大倍数也没必要做得很大？
（4）无源emi在10k以下，体积是不是也很大？效果是不是也不理想？之所以想采用有源，是被它可以在低频段可根据噪声的大小，自己做出响应的特点吸引住啦，可行不可行尚需验证，这不像您们这样的行业大佬请教请教，望多多指教，多谢啦！

startostar

什么应用？是不是做复杂了