3 Z. b7 {* G" p7 V# A# x a
图示为两路ASI输入经隔离变压器PE65508后，由单端信号转为差分信号DIFF_RXp_1及DIFF_RXn_1输入（另一路原理相同）到FPGA的LVDS输入端。ASI输入信号为标准的广电同轴电缆输入，阻抗为单端75欧，经PE65508后，原理上分析DIFF_RXp_1及DIFF_RXn_1应为差分150欧阻抗，图中电阻网络完成LVDS 电平匹配，现在问题是： " R: J/ Y, L9 l' u$ TDIFF_RXp_1及DIFF_RXn_1两差分走线需进行阻抗控制（走线较长），这个阻抗是按150欧来控制还是以LVDS的输入阻抗100欧来控制（从FPGA的LVDS配置资料来看，其输入阻抗为100欧，并且有内置终端匹配100欧电阻）。请指教，谢谢！, C" c& L5 S- i0 w: n
/1 
发表于 2011-1-5 23:43
收藏
淘帖
支持！
反对！