找回密码
 注册
关于网站域名变更的通知
查看: 1686|回复: 4
打印 上一主题 下一主题

驱动端并联端接会有什么后果?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-12-15 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在一些双向信号里,都要求驱动的时候把并联端接关掉,接收的时候把并联端接打开,一直不明白是为什么?, l5 ]1 s8 g: n$ D
如果一直把并联端接打开会有什么影响?
) |; C9 q3 p) I0 H  u8 G1 j- t  J' ~

该用户从未签到

2#
发表于 2010-12-16 12:48 | 只看该作者
你说的是DDR2/3 ODT信号了.; I& R0 t7 I; a) d6 V0 Z2 h/ E3 |

: o" {9 W4 y2 w. o1 t* _你理解一下信号为什么需要端接,端接的位置。( y4 T+ P  x2 |5 M" t9 V0 f; \

0 J4 h) e; @  p. T然后你在考虑 读 写操作分别端接的位置。
8 o; a* i/ f/ g9 f6 n
4 D  j6 F$ @. ^5 ?8 Y; E

该用户从未签到

3#
 楼主| 发表于 2010-12-17 10:38 | 只看该作者
回复 liqiangln 的帖子
* o" h4 J+ E  z
: p/ T/ {, s& n! K对,是DDR3的ODT信号。( ]( _$ B, |& X8 w9 T$ A3 C: B# D
端接一般是为了减少信号反射吧,源端用串联端接,终端用并联端接。
* Q5 K9 @4 z  G" V% |
- x% h2 d, D  B+ |如果源端也有并联端接,会有什么后果吗?2 F9 }" [$ @, D; M, [. ]7 [' U5 ]2 c

该用户从未签到

4#
发表于 2010-12-17 12:47 | 只看该作者
端接的原因是知道了。
# G9 k$ N$ k- z* T" A& }4 m) E3 Y5 t  s' P3 u: q2 W5 q- p, {
那么端接的位置呢,放在什么地方都可以吗?或者说在你的总线上挂一些电阻。。。

该用户从未签到

5#
发表于 2010-12-21 10:54 | 只看该作者
由于反射现象的存在,信号传播路径中阻抗发生变化的点,其电压不再是原来传输的电压。(阻抗增加有限值、减小有限值、开路(阻抗变为无穷大)、短路(阻抗突然变为0)。
% m1 v7 l8 h2 ]8 R9 w& X)这种反射电压会改变信号的波形,从而可能会引起信号完整性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-12 12:33 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表