找回密码
 注册
关于网站域名变更的通知
查看: 1681|回复: 4
打印 上一主题 下一主题

驱动端并联端接会有什么后果?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-12-15 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在一些双向信号里,都要求驱动的时候把并联端接关掉,接收的时候把并联端接打开,一直不明白是为什么?
* g3 @7 g" [* n1 K$ X+ c& b6 Z6 V如果一直把并联端接打开会有什么影响?
, V! m3 i1 `# v

该用户从未签到

2#
发表于 2010-12-16 12:48 | 只看该作者
你说的是DDR2/3 ODT信号了.
( W2 B4 L$ I6 i5 m. ]& C/ G
$ t( p/ e' k% ^( k; J/ `你理解一下信号为什么需要端接,端接的位置。6 D! w, W7 i0 {9 N0 s
0 c  i$ I1 D5 m+ q6 C0 }2 u
然后你在考虑 读 写操作分别端接的位置。
0 f# q% [2 y& _: [( Y; @! r
& H3 |  l0 e8 E8 O3 z* t. |

该用户从未签到

3#
 楼主| 发表于 2010-12-17 10:38 | 只看该作者
回复 liqiangln 的帖子
. w2 ?- D/ }3 o: A7 C
0 W3 ~0 H9 Y. W对,是DDR3的ODT信号。
5 E4 y, M; f" k  S$ u端接一般是为了减少信号反射吧,源端用串联端接,终端用并联端接。5 d4 o% _6 W% J: `* l) q

% K: F/ ?& Z( a! R# k如果源端也有并联端接,会有什么后果吗?
1 Z: w; X  F8 _3 R

该用户从未签到

4#
发表于 2010-12-17 12:47 | 只看该作者
端接的原因是知道了。
& T  s4 e" @3 I+ f; m4 l$ a+ |8 l& D. g' p
那么端接的位置呢,放在什么地方都可以吗?或者说在你的总线上挂一些电阻。。。

该用户从未签到

5#
发表于 2010-12-21 10:54 | 只看该作者
由于反射现象的存在,信号传播路径中阻抗发生变化的点,其电压不再是原来传输的电压。(阻抗增加有限值、减小有限值、开路(阻抗变为无穷大)、短路(阻抗突然变为0)。3 o5 @+ P6 C/ ?5 A, |& o
)这种反射电压会改变信号的波形,从而可能会引起信号完整性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-19 08:40 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表