|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
3 ^4 {/ Z/ y# c9 z5 i+ Y7 ?关键词:频率测量相位测量DDSNiosII SOPC.4 r* Q9 O- t/ W; l, x4 k5 k5 w5 z
摘要:本设计给出了以CycloneII型.FPGA EP2C8为核心的多功能计数器的基本原理与实现, q5 M$ A) T6 P
方案。FPGA片内包括测频模块，测相模块，DDS查表模块及NIOSII处理器;NIOS核调节频
' W- W) `1 V, t6 S$ j2 x! J率字与相位字控制DDS查表模块并经片外高速DA DAC900输出正弦波。测频测相模块的片外
4 C0 y! j- [7 {/ L, S输入采用TI公司的宽带运放OPA699放大，并使用TL3116构建迟滞比较器整形为方波送入
# r/ U" G/ q3 s! t9 m- vFPGA片内，由可编程逻辑在FPGA内部组建的测频测相逻辑单元，采用等精度测量方法测得
2 q+ I6 I4 r# J; ^/ J6 i结果并送NIOS核处理，在LCD上显示。经测试，频率测试范围达到1Hz~14MHz,准确度达0.lppm，相位测量范围0~360°准确度1°，信号灵敏度达到8mvRMS。
9 B( T. M( ^ j7 S" z" i5 f& G) L' `) ^ s: h% i' t% M1 d
; L; {$ f# |! d4 G5 O
方案一:快速傅里叶变换
$ ]! g) F/ T: P& j+ ~5 i: z
# W, R4 _* S$ k ^$ N) p& a0 \数据由AD离散后，经FIR滤波，送入基-4快速傅里叶变换引擎进行多级蝶形运算，从3
& R, l: e5 H% {$ C* s6 [( H组ROM表中取出旋转因子乘入每次蝶形运算，对每级计算输入数据进行定浮点动态指数处理，
" u2 O0 A* f M* C/ q% f7 B在蝶算单元之外对存放每级输入输出数据的多组双口RAM的地址用逻辑模块进行调序来实现: d" f P" s& ]0 G& o' g
连贯的logaN级蝶算。对所得正弦余弦结果，通过CORDIC算法，经大面积逻辑单元的移位及流水线操作得到信号在整数倍基频处的模量。即完成时域到频域的转换。; D& `% a3 A& J+ V, c! I
0 B' ]+ W2 K& S; ]1 z Q3 B' r" T8 N. O; E
/ e' T# j# d4 p, R# ~! Y' m
|
|
/1 
发表于 2020-10-12 09:50
收藏
淘帖
支持！
反对！