|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
全而详细的PCB抗干扰设计原则% h7 U+ }- _& a
# d/ D: C* D* X; u1 j! A3 d. P0 G0 i 抗干扰问题是现代PCB电路设计中一个很重要的环节,它直接反映了整个系统的性能和工作的可靠性。目前,对系统的采用的抗干扰技术主要有硬件抗干扰技术和软件抗干扰技术。
4 u. h6 \3 l4 J& A. B9 \
) `' t0 Y8 r# q7 Q9 l: f 1)硬件抗干扰技术的设计。
5 p* K& v& L; s3 o" \' `, z 飞轮储能系统的逆变电路高达20kHz的载波信号决定了它会产生噪声,这样系统中电力电子装置所产生的噪声和谐波问题就成为主要的干扰,它们会对设备和附近的仪表产生影响,影响的程度与其控制系统和设各的抗干扰能力、接线环境、安装距离及接地方法等因素有关。
8 ^% G$ u7 P/ p& Z* N/ Q$ b
' N, e% q6 o/ Y* p 2)软件抗干扰技术
# v* X) ?3 c+ S; I8 T 除了硬件上要采取一系列的抗干扰措施外,在软件上也要采取数字滤波、设置软件陷阱、利用看门狗程序冗余设计等措施使系统稳定可靠地运行。特别地,当储能飞轮处于某一工作状态的时间较长时,在主循环中应不断地检测状态,重复执行相应的操作,也是增强可靠性的一个方法。4 @. X1 K. a; u7 r! I" z" s# i3 P
印制电路板的抗干扰设计与具体PCB设计有着密切的关系,这里就收集了全而详细的PCB抗干扰设计原则分享给大家。3 `9 g* v V# O. Y% x. z' W
9 \# L3 M y# P" g( d0 |5 }
具体的原则如下:. P# \& f: l# s* O/ J
' F6 I% v6 Z6 @( F; h- v) m 1.元器件的配置6 m7 H6 g6 x9 v; ~5 o# B
(1) 不要有过长的平行信号线
% t$ I9 y B9 Z- Q8 o8 W! A (2) 保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近,同时远离其他低频器件, u1 O- t" \' b+ f" g' Q- y
(3) 元器件应围绕核心器件进行配置,尽量减少引线长度+ w5 C1 A3 I, Q9 M9 B, d* o
(4) 对pcb板进行分区布局4 O m' @- F/ k9 {8 q" O
(5) 考虑pcb板在机箱中的位置和方向( t! Z: I/ w7 L' x
(6) 缩短高频元器件之间的引线- ?! D) O1 [1 v. f; F" o
/ d6 h0 \. D* S' L 2.去耦电容的配置) L; Q% [0 u5 G! s3 b3 O
(1) 每10个集成电路要增加一片充放电电容(10uf)9 Y7 ^6 K/ \/ D9 z
(2) 引线式电容用于低频,贴片式电容用于高频# O7 S" q1 V9 ]% c! ]. j/ l" q
(3) 每个集成芯片要布置一个0.1uf的陶瓷电容
& |3 w8 F6 Y0 ]4 c/ s (4) 对抗噪声能力弱,关断时电源变化大的器件要加高频去耦电容
* e3 M$ V# E0 W! | (5) 电容之间不要共用过孔# {: {4 x3 l% @
(6) 去耦电容引线不能太长
3 V9 R- K. w5 M2 ?+ r$ ^9 N
j7 {8 X4 X+ a: f9 j; E 3.电源线的设计
4 {0 K% K0 ?9 w: u4 ? (1) 选择合适的电源
3 w: m* V. r3 j' @0 \* @3 ~ (2) 尽量加宽电源线- ~" w5 |3 @% D; m+ F7 \) E
(3) 保证电源线、底线走向和数据传输方向一致 n2 L; {0 z- ]9 k2 e3 p0 h0 o9 w/ x
(4) 使用抗干扰元器件
1 |2 W; x, t! }: N, b (5) 电源入口添加去耦电容(10~100uf)0 U% C2 j2 w) G9 t1 {8 U0 H1 q
( D! T9 L; s" G5 H4 F1 W/ A b
4.地线的设计
5 t& M% u* M% ]6 n, g! @( T, @ (1) 模拟地和数字地分开9 L" L, y8 ^9 V: s+ s3 x
(2) 尽量采用单点接地
4 H2 I* {/ n1 C (3) 尽量加宽地线
6 C6 H4 m" ^+ t8 N: b (4) 将敏感电路连接到稳定的接地参考源% j3 e/ f3 o# f" C ^ k* _/ C
(5) 对pcb板进行分区设计,把高带宽的噪声电路与低频电路分开 {- T$ s* @8 k3 C2 |& p" i
(6) 尽量减少接地环路(所有器件接地后回电源地形成的通路叫“地线环路”)的面积# o, \6 k6 I3 l* V& f$ M9 j
% P) f w# M4 v; `. P6 a. r3 v- {: M 5.其他设计原则
0 x: `# R( p4 ?7 k O (1)CMOS的未使用引脚要通过电阻接地或电源3 \/ o9 U3 F1 H; ?# h
(2)用RC电路来吸收继电器等原件的放电电流
- m' @4 p: Y; d2 }+ t/ z* y (3)总线上加10k左右上拉电阻有助于抗干扰
) c7 q$ i% \% \: y6 Z0 I- J6 y (4)采用全译码有更好的抗干扰性
+ Z: P' O& r- w$ z. k% _ (5)元器件不用引脚通过10k电阻接电源
: h9 v5 J* ]6 F5 w0 g (6)总线尽量短,尽量保持一样长度
6 L! T2 @1 ^. f9 @5 {+ w2 z (7)两层之间的布线尽量垂直+ z2 j4 t8 w! s- _
(8)发热元器件避开敏感元件
# j U0 o4 k" q1 Z% J. g (9)正面横向走线,反面纵向走线,只要空间允许,走线越粗越好(仅限地线和电源线): \$ p1 r, y( R) g
(10)要有良好的地层线,应当尽量从正面走线,反面用作地层线 }& U. l" k1 E& E; C* O1 j
(11)保持足够的距离,如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等
8 Q# X2 \: A$ S. w( h0 U7 o& r- m5 T (12)长线加低通滤波器。走线尽量短截,不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。5 m" F# S1 }& k0 s3 g _
(13)除了地线,能用细线的不要用粗线。: s6 m$ S' `+ D4 G2 O
5 F3 M( J6 |9 B: m: z |
|