求教！关于双向总线缓冲器的问题

Supercommando

7 M6 Y% x  q8 d  }双向总线缓冲器，dr=1且en=1时，b<=a;dr=0，且en=1时，a<=b。a、b均为双向端口。
" `4 ~4 V- A# ?/ l5 ~& f7 i用Verilog编写，在quartus下用波形仿真，怎么仿真结果都不对。
问题1：
          这样写正确么？
问题2：
) U% v# A  s# J  _! K         怎么样使用波形仿真才正确？
: C1 O% u! C# U$ S3 S4 ^
请高手解答，谢谢！

程序如下：
module tri_bibuffer(a,b,en,dr);
inout [7:0] a,b;
input en,dr;

reg [7:0] a,b;
4 M+ K% S; w; `& S8 a" ^wire en,dr;
& O4 k# q* \) a1 e  k
% m7 d( c$ ~; b, S/ ?: ~* t" P* d5 Lalways @ (dr,en)
4 e5 I  \* e- w9 c7 lbegin
, m1 o' @" n9 l) X: X. o  if(dr)
, I; d9 H9 z4 d; A4 L- H) N5 k   begin
    if(en)
6 Q* S* H$ F1 R( k" `/ Y     b <= a;
7 F4 a# ^0 \7 q3 w) E    else
     b <= 'bz;
: i" G6 b7 k, R- {; m9 ~# c1 B   end
  else
  @! G3 b0 ~  E6 R) `  K5 y; p   begin
6 ^2 X7 c& F# h. _    if(en)
     a <= b;
; I* |- A2 S' a/ a3 Q2 b3 b4 I    else
% v8 U& t1 Y1 p  K3 X4 S     a <= 'bz;
   end
end
endmodule

仿真波形如下：

00750

你的波形设置是有问题的，你的想法是在dr=1,en=1时数据由a向b，在你的图中，在a向b输出数据的同时，你的b输入端同样也有输入，两个数据同时驱动一个端口，你在图上看到的是全X，也就是未定值。更改方法是，在dr=1时，b输入设为Z，在dr=0时，a设置为Z。另外你的编码也不是太好，加油吧。

00750

再上张图

Supercommando

8 P4 j5 c3 C) j. `  S" {0 J8 ]上面的代码是书上的，分析综合后发现电路很大，效果也不好，采用新的方法效果很好，看来可综合的代码很重要。
7 U/ `- U3 x3 V0 F# ^module tri_bibuffer(a,b,en,dr);
% _! P6 V( q! s
        inout [7:0] a,b;
        input en,dr;
        
$ h( ~. P" [+ v3 G8 A1 N        assign b = (dr & en)        ?        a        :        'bz;
/ A. N1 X  V: v        assign a = ((!dr) & en)        ?        b        :        'bz;

2 ~/ N0 Z6 m8 M+ s! X& L% yendmodule

Supercommando

分析综合后的RTL级电路


+ g2 M1 Q0 r7 a& [) Y* V功能仿真图
  |- T8 T0 F1 A8 P  G' H

Supercommando

& O0 Y' N7 i/ T$ N/ Z4 l0 `
回复 00750 的帖子
$ x! o- v7 b/ ]$ t5 s6 N3 g
程序是书上的，我采用另一种方法后综合的结果很优化，还想问个问题：这个程序的测试的时候，如果输入a，b均为高阻态时，相应的输出是不定态，这是怎么回事？实际应用情况下输入与输出是否会同时为高阻态？为什么？
谢谢！

仿真图如下：

2 i7 d0 s8 N7 J; S

# H0 O! r, n7 ]