AD18中这两个封装叠在一起不报错，这是怎么做出来的，求大神指教？

qUzalq

下图中是在AD18的PCB里面别人把2个封装叠在一起，但又没报错，封装既没有被打散，也没有在Component Clearance里面取消那个检测的勾，更不是把两个封装做在一个封装里面，那这两个封装是怎么叠在一起又没报错的呢？更奇怪的是这两个封装竟然都叫U3,求大神指教这是怎么做出来的？？？
" m+ }( B# k: E" ^6 q. Y& B8 t


# J7 c$ c# |. ^2 l

1 S; ^, D7 K$ E( k. Q# H2 [

yihafewu

检查一下DRC错误标记的颜色是否打开，AD17是按“L”。

SSYYMM

应该是在库里叠加的

yrxinxin

规则里面设置一下就行了。