高速电路信号完整性分析与设计—高速电路的时序分析

wiusuiwj

[color=rgb(51, 51, 51) !important]电路中，数据的传输一般都是在时钟对数据信号进行有序的收发控制下进行的。芯片只能按规定的时序发送和接收数据，过长的信号延迟或信号延时匹配不当都会影响芯片的建立和保持时间，导致芯片无法正确收发数据，从而使系统不能正常工作。随着系统时钟频率的不断提高和信号边沿不断变陡，系统对时序有更高的要求，一方面留给数据传输的有效读写窗口越来越小，另一方面，传输延时要考虑的因素增多，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。

[color=rgb(51, 51, 51) !important]　　由于高速系统对时序的要求越来越严格，要保证好的时序，就必须有好的时钟器件;这其中包括时钟发生器和时钟缓冲器。首先要求时钟发生器提供低抖动、高质量的时钟信号，在设计时序系统时，要求选择合适的时钟缓冲器进行设计，从而保证尽量大的时序余量。时钟器件是电路板上的重要器件之一，它决定着经过电路板的信号的节奏和精度，它在电子产品中无所不在，形状、尺寸和种类也多种多样，如高速、低速、低功率、低歪斜、多输出、单输出、单电压、多电压、零延迟、可编程等等。

outline9

首先要求时钟发生器提供低抖动、高质量的时钟信号，在设计时序系统时，要求选择合适的时钟缓冲器进行设计，从而保证尽量大的时序余量。

clp783

[仿真讨论] 高速电路信号完整性分析与设计—高速电路的时序分析