找回密码
 注册
关于网站域名变更的通知
查看: 1965|回复: 0
打印 上一主题 下一主题

[HyperLynx] 谁能看一下这个端接该怎么匹配?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-10-14 20:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
# J$ s& ~9 a4 W  `' f8 |) J* E
这是仿真的电路图,上半部分是内存条数据线的拓扑结构。其中U19和U24带有120欧的On-Die Termination。3 J7 \" X( S, k, |3 ]
按这个图仿真,频率为400MHz,结果如下; |8 ?9 c8 c. B( k& @6 @( p" p( e
( J- u* h4 f1 E( A
可见信号质量还是蛮好的。
2 @6 ^; E" v# ~2 ]0 z: q如果把TL16和TL14连起来,相当于分了一支到FPGA,仿真结果如下,  y  a2 Y5 h9 R- Q' r
5 n# T+ J/ _, D; A, j4 B
FPGA端的信号(绿色)有两个特别明显的欠冲,谁知道这个是哪地方端接没做好,该怎么匹配?% W  ~1 W; v9 {3 ]* V
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-23 02:51 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表