硬件设计流程整理

rural

一、 电源类：

* C/ e. s, _, \9 t2 z% [6 X

1）蓄能电容整板不少于两颗，其中必须有一颗104电容

& ?( n, F5 d5 C: g) q! L" C

2）旁路电容每个数字电路芯片不少于2颗，其中必须有一颗104电容，多电源芯片每种电源不少于1颗

, h9 Q6 [2 \4 Z5 ~7 `

3）4层板及上电源层做分割，遵守20H原则做电源层内缩

4）电源及地线不可以存在回路

+ L! {" j' q2 @+ z

5）退藕电容尽可能靠近芯片放置，电源须先经过退藕电容后到达芯片电源脚

% i( R/ {+ }8 `

6）电源截流量暂定1A布1mm铜皮（1Oz），0.5A布1mm铜皮（内层及表面HOz）

7）双面贴PCBA，尽可能使退藕电容与芯片在同一面，避免使用过孔连接

8）BGA芯片电源管脚在芯片中心的，退藕电容尽量靠近芯片背部电源管脚，尽可能每个电源管脚一颗电容，若实在无法在背部就近放置，则在电源分割层上游放置，并增加过孔连接

4 N/ e2 ~. e5 k3 v2 `. E6 Q

9）电源从源端经电源层到达负载端，必须使用铜皮加过孔阵列连接，以减少过孔阻力

0 i3 H- q. ~' H3 v) ]

10）蓄能电容及旁路电容接地必须可靠，且优先缩短到地平面路径，铜皮载流量按两倍电源载流量计算铜皮宽度

11）电源滤波电容的选择，在工频下，可以尽可能选择容量较大的电解电容器，而在DCDC电路中，根据电源工作频率，1M频率下可以选择0.1-10uF贴片电容，频率越高，选择电容容值越小，大的电容由于等效电感的存在，在造成效率低下的情况，甚至产生振荡，加剧电源的纹波

12）在允许情况下，外部接口尽可能增加TVS作保护，以免其他原因导致的大电流高电压串入，损坏核心电路

13）电源回路问题，电源与地连接的回路尽可能平行走线，避免绕大圈引起天线效应，有助于提高系统的EMC水平

, `! Q) I: m# \  ]  b

14）各个功能模块的电源最好通过0R电阻进行分开，在电源调试过程中发生大电流可以有效地进行排查。同时可以监测各个功能模块的工作电流情况，及时定位功能模块工作的正常或异常

! [" ^9 }. f# n/ Q5 d3 F

15）电源与地在无平面层的情况下，须采用树状结构或者星形结构，避免出现环路

3 a- F( q- P6 m+ d! B

16）避免出现电源或地线长条形存在，避免铜皮孤岛，死铜

% R: {% q& l7 t9 l4 W  F! b1 @) F

17）过孔分布宜分散，避免集中引起地平面分割

  @4 a. ?/ S- g* ^. c( s  L3 E

18）模拟电路、数字电路和高频电路电源宜分开，连接路径串入磁珠、电阻等隔离器件

. p1 M) V2 d3 ~7 x1 w" V& L

………………………………分割占位线……………………………………

二、 射频类：

1）天线周边铜皮尽可能净空，并减少有高度的器件，以减少辐射的吸收

( F* N* p, u- z, n1 x1 a7 ~

2）传输线须做阻抗控制，偏差+-10%

3）传输线尽可能不拐弯，必须做转角时，须采用圆弧线

4）天线处尽可能增加IPX位及认证测试点

1 y- \! ]+ F: k" c2 n

5）传输线下方参考地必须完整

………………………………分割占位线……………………………………

6 a# C7 h9 S3 o7 D5 C

三、 高速类：

$ X, |9 ^8 K: a' X

1）布线遵守3W原则

2）尽可能减少过孔

3）差分线严格控制阻抗，不超过+-10%

4）传输线参考地必须完整

9 `6 _- U. A1 X: [8 p

5）差分线铺铜距离必须超过差分线间距的2倍

8 Z- C' U& s/ w0 ^$ S# D$ M

6）晶体周围做地线隔离，限制电场的辐射

* [/ o& o+ `( M% c7 C

7）晶体匹配电容电阻须放置于传输路径上

8 m* W6 k" @" {5 e1 K  z+ V

8）走线禁止出现锐角和直角，须以135度角或圆弧走线

2 w' r' x3 J, z

9）蛇形走线要求如下

' U4 ]& S* p0 H" A7 x8 x: l( t
% H1 e" O; P; r' I! @

10）避免走线出现分支，尽可能以菊花链的拓扑走线

11）差分线及高速阻抗线在连入大焊盘时，大焊盘下参考平面层做挖空处理，以减少阻抗变化

' n& R4 L5 w5 H! p

12）关键信号的过孔在没有信号引出的平面将焊盘清除以减少阻抗变化

13）匹配电阻及电容应优先选择小封装器件

14）差分线必须做等长处理，处理的原则是优先在长度发生变化的地点就近绕线做补偿，其次是在传输线了做连续微小补偿，如下图

! n$ g& a$ q( x2 D( d( _

避免在中间一次绕大圈进行补偿

$ A' d4 D; g  d* ]: Z0 y  R

15）差分线过孔必须成对出现，且尽可能排列与差分线传输方向垂直

16）差分线拐角换层后若出现长度不匹配，宜两面分开就近补偿，如下图

* ?5 v4 g% b5 M6 i! m
9 W/ h5 R/ S* r! O. ^( c

17）同组差分线，如LVDS、HDMI、MIPI等应同面布线，避免交叉换层

18）差分线及高速线换层后应两面打过孔连接平面层，以减少回流环路；避免参考平面由地平面换成电源层或由电源层换成接地层，若不可避免，应就近放置一颗电容连接地平面与电源层，以连接成回流环路，同理，不同电源与不平接地之间也采用此方式补偿

! A9 V6 K) \2 d( ]/ N. @+ k

19）若差分线以电源层为参考平面，在源端与负载端须各增加一颗电源连接电源与地平面

' ~2 P5 H/ F  h) l

………………………………分割占位线……………………………………

+ X) v: J$ S) W7 R9 ?

四、 调试类

1）样机阶段，尽可能增加LED指示，方便指示系统状态

2）尽可能增加测试点，测试点位置放置须考虑测试夹具的可制造性和易用性

3）样机阶段，对于芯片不使用的GPIO口应尽可能引出，特别是BGA封装的芯片，引出到测试点以方便调试

4）所有引出网络尽量增加电阻或排阻进行隔离

5）通信总线根据需要增加上下拉电阻位

4 t. Y) s0 O  E1 U  {8 U+ f" ~

………………………………分割占位线……………………………………

6 j! X0 z4 a$ A1 @( a) p6 x9 B

五、器件类

5 M- T+ I3 f; z/ {6 }6 L

1）二极管类，包含TVS，LED等，需要统一检查原理图与PCB及丝印管脚是否一一对应，避免出现反接大电流烧板子的情况

! |* _! i. C' E

2）三极管类，需要统一检查管脚顺序是否匹配，原理图与PCB管脚是否一一对应，DXP中选择的灵活性比较高，常出现不匹配导致管脚顺序错误，引起功能异常的现象

3）原理图设计中，对电解电容、二极管、LED、三极管、运放等元件封装，强烈建议打开封装库的元件引脚编号功能，便于对引脚的正常性进行检查，同时在设计完成时，一定要重新检查一下电路中所有此类元件的网络是否存在问题

' ]  v; P  g; K" a2 j' V+ P1 j

4）元件管脚间距，在新元件使用前，必须对元件封装的管脚间距做确认

" O5 Q. L8 j! p# O, @6 s

5）电容耐压，原理图设计前确认电容耐压是否满足使用要求，电容按最高工作电压不大于耐压的2/3原则来选择物料

! W6 b( ~* f# ?" i$ e: _% [; z4 L5 _; M5 _

6）电阻功率，电阻若有功率需求，以最大耗散功率不大于额定功率的2/3原则来选择物料封装

  I7 k! J7 u" }' i' U

hope123

二极管类，包含TVS，LED等，需要统一检查原理图与PCB及丝印管脚是否一一对应，避免出现反接大电流烧板子的情况