run ddrx batch simulation 问题

sj2002dd

1 x' U& G% U7 ~5 n( N
, D1 ]4 h2 q2 g# `' I# E9 K& D在进行ddrx batch设置时，出现pin mismatch，但是在做单个信号仿真时确实没有问题，请问是怎么回事，是哪里出问题？
, T* N% m( @" ]" }
6 S6 w' r! }2 J9 S' `3 s# M

bow

可能不能并行处理吧！

dzkcool

应该是IBIS文件里面的Pin编号与PCB上的不一致

sj2002dd

我对比了IBIS模型和datasheet，管脚的对应关系是正确的
, B4 n& o" Q& O. V  @% h. f. G是因为红框画出来的+和-不一致导致的吗？但是象U9.J1对应的ddr0_ckn就是负极性，为什么会显示+(如红框框出来的地方)
6 F: K. W7 l" n4 Y3 V( S: \

benjaminligood

iBIS里有没有差分对设置