请教ADF4113的射频输入端口的阻抗匹配有没有要求？

kjdskj

最近在调试ADF4113过程中，在MUX中可以看到REF对应在R count中的输出，但是看不到RF在N count中的输出。
: f3 i& O# y8 ?( |% |并且N count输出是一些恒定脉冲，周期好像我测试的是400kHz，不过这个和count的参数有关。
4 K7 T; q8 E! c9 u/ A现在怀疑是不是射频功率阻抗匹配没做好，RF耦合不到ADF4113芯片中去。不知道ADF4113对射频输入端的阻抗匹配有没有要求？
; A$ G' N% ]8 f9 K
5 Z; \. h4 ?) Y) j9 r看ADF4113的datasheet中给出了一个S11参数的表格，但是好像datasheet后面的一些实例原理图上对这一端口的匹配也只是加了一个51欧的电阻，
8 ?8 }" U* v, \. c包括AD 给的演化板上的原理图和PCB图也只是加了一个电阻和AC耦合用的电容。
$ `0 Y; }" b6 E4 w7 k
不知道这个芯片的设计对pcb的要求高吗？需不需要做阻抗控制，我设计的频率大约在1Ghz?
8 C# I. @4 w) x% q

land

使用51ohm电阻做宽带匹配即可。
0 Q' W9 m( V3 f) a* A) U# a( O于锁相环芯片MUXOUT管脚可以帮助检测芯片状态，其中比较常用的是DLD（Digital Lock Detect），R Counter Output，N Counter Output。DLD当锁定时应为高电平。R Counter Output和N Counter Output用示波器测量应为方波脉冲，脉冲频率应为鉴相频率。如果设置为N分频器输出，但是MUXOUT引脚没有输出波形，建议检查VCO是否正常起振。

liuguanJun

对于ADF4113来说，射频输入端口输入功率范围为-15dBm~0dBm（3V）；-10dBm~0dBm（5V）。因此如果您说如果信号发生器要输出+8dBm才能有反应，应该是损耗比较大。这损耗有可能是线材的差损，也有可能是板上匹配不好。如果方便可使用矢网测量一下线材和板上路径的损耗。
对于线宽的问题，和板材以及层数相关，通常建议按照50ohm匹配走线。如果不是匹配设计，但是线宽比较宽的话，应该还是可以的；如果过细的话可能会影响比较大。