|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB测试工艺技术 $ r% [" \2 K- S% `2 _1 m
欢迎来到工艺缺陷诊所。这里所描述的每个缺陷都将覆盖特殊的缺陷类型，6 L6 |/ R# D( R, Y7 `3 }
将存档成为将来参考或培训新员工的一一个无价的工艺缺陷指南。
# X, O& r6 O2 M$ T' m% j+ e大多数公司现在正在使用表面贴装技术，同时又向球栅阵列(BGA)、芯片规3 Q, c; w6 x m' u9 A
模包装(CSP)和甚至倒装芯片装配迈进。但是，$ h4 w/ e0 q7 I) E
一些公司还在使用通孔技术。通孔技术的使用! H( T# k/ {# q9 S
不一定是与成本或经验有关-可能只是由于
6 E" m+ Z: M8 F$ @该产品不需要小型化。许多公司继续使用传统.
" G- `. g8 @! [5 `4 `的通孔元件，并将继续在混合技术产品上使用
# s% [! a( u+ _2 w* ?* c0 W这些零件。本文要看看一些不够普遍的工艺问+ Q, B+ u0 k( c, x
题。希望传统元件装配问题及其实际解决办法
9 v; l4 k: R' T7 Z将帮助提供对在今天的制造中什么可能还会出
# f& S K2 p' }& A f0 p I错的洞察。( N4 |. E% b1 l7 u7 P
3 |" S+ T H4 y7 d静电对元件的破坏
) S8 M# F5 J% v$ w/ g- Y0 c, a从上图，我们使用光学照片与扫描电子显
( M( z. q- n7 B1 E0 H' a9 G微镜(SEM, scanning electron microscopy)看到在5 I; T2 y T2 t7 O: n6 N3 f
一个硅片表面上的静电击穿。静电放电，引入
- H4 I* ^6 h% S# e3 Y$ O) n; v" d到一个引脚，引起元件的工作状态的改变，导
/ y$ A$ E% x/ [" t! K+ C0 N2 h致系统失效。在实验室对静电放电的模拟也能. I9 z4 e% |4 p% f; D6 ^
: _$ ]) {: n) A5 H+ E4 U
够显示实时发生在芯片表面的失效。如上面的( F/ ^9 k0 i8 Q
照片所示，静电可能是一个问题，解决办法是3 c: k# x. v$ U. t1 a; ^. j0 P/ x# }
一个有效的控制政策。手腕带是最初最重要的防御。
3 l8 b- r& c" H/ m. b* C# f+ ]6 o) M# _- C) Z
树枝状晶体增长% f. \( P/ m" q; U2 r: g
$ i1 U+ V2 q9 u7 t3 o5 _+ z( w) ]% \- _& v2 D
[* M4 o7 I* q+ U! T2 a; t
|
|
[复制链接]
/1 
发表于 2020-8-17 14:09
收藏
淘帖
支持！
反对！
学习看一看