|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB测试工艺技术
7 I2 N, z4 p' w欢迎来到工艺缺陷诊所。这里所描述的每个缺陷都将覆盖特殊的缺陷类型，; w/ x& i: d4 a+ L
将存档成为将来参考或培训新员工的一一个无价的工艺缺陷指南。
7 i# Y# t5 | I3 Y' Y* W7 R大多数公司现在正在使用表面贴装技术，同时又向球栅阵列(BGA)、芯片规
# m4 [; p' y- _% D5 C6 K! m模包装(CSP)和甚至倒装芯片装配迈进。但是，
7 c- r# X" O& t) N' f3 i. p一些公司还在使用通孔技术。通孔技术的使用
; {" F B& q% g' |0 u. b不一定是与成本或经验有关-可能只是由于! m0 Q& Q" E, Z6 F I: t
该产品不需要小型化。许多公司继续使用传统.3 L9 G) r# c/ g# e$ y
的通孔元件，并将继续在混合技术产品上使用6 o3 e/ j5 }3 S' X9 M
这些零件。本文要看看一些不够普遍的工艺问& e2 r# e, _: d ]: [$ Y
题。希望传统元件装配问题及其实际解决办法
! _% a1 X5 e( u" a" t将帮助提供对在今天的制造中什么可能还会出
: n( W# ^ f! e1 }错的洞察。
, G9 Y& Q. @$ u9 ^: _ l9 V7 G' v& r0 O; ]+ @3 e$ ]
静电对元件的破坏0 w) ]% g3 ]% c
从上图，我们使用光学照片与扫描电子显
^8 r4 j; i; V微镜(SEM, scanning electron microscopy)看到在/ d$ F. F. O- S0 h9 |% r/ I2 F
一个硅片表面上的静电击穿。静电放电，引入2 ^$ P t& O; l- Z
到一个引脚，引起元件的工作状态的改变，导9 ~7 z8 c Q: ~9 n& y$ I
致系统失效。在实验室对静电放电的模拟也能
/ W% H1 d% @+ M' h: [2 J6 C+ \' j# `. K8 A8 s
够显示实时发生在芯片表面的失效。如上面的
9 V/ v% P C" Z照片所示，静电可能是一个问题，解决办法是
) b: V& w5 K/ p一个有效的控制政策。手腕带是最初最重要的防御。& x! [4 M# b7 y* G9 E/ e
7 _+ l2 I2 |! W: K
树枝状晶体增长
1 O3 {" d* L8 q* h O: w! @) g& X: d( @5 a8 K8 O
# _5 F: t9 }/ {% R7 {0 D/ N! A
0 v0 T) s; G% T# t2 y! q
|
|
[复制链接]
/1 
发表于 2020-8-17 14:09
收藏
淘帖
支持！
反对！
学习看一看