|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
为制造着想的设计(DFM, Design For Manufacture)
* |# O- L3 H% K/ d5 r这些年,虽然DFM已被各种各样地定义,但一个基本的理念是相同的:为了在制造阶段,以最短的周期、最低的成本达到最高可能的产量,DFM必须在新产品开发的概念阶段有具体表现。" Z: ^- O( x) z7 s1 V
特雷西.泰勒(美)( ^3 _9 t8 f4 n# P: H g
把DFM的原则应用到印刷电路装配,已经显示了降低成本和装配时间达三分之二、第一次通过率从89%提高到99%。从这些数字看,DFM是电子制造公司的显而易见的选择。0 }/ a. _! S: v' n
DFM的开始. f8 r0 T3 p6 F9 h! c# l! F) O# ]
首先,必须认识到DFM的必要性。这个对一个高级管理成员来说可以最有效率地完成,但时常对具体实施DFM的初级雇员来说是另外一回事。他们通过参与DFM会议或研讨会来自我教育,与他人共享知识。内部推广DFM的其它方法包括,把有关DFM的研究提交给关键人物或邀请顾问与公司领导讨论DFM。成功至少需要工程和制造两方面的领导确信DFM的必要,之后,组织的其余部分尽可能地予以支持。2 u5 L0 v' T$ l: h6 i B5 I. B
开始DFM的下一个步骤就是,找一个可以监督这个过程的雇员。这意味着他必须具有工程和制造两个方面的技术背景。雇员必须了解公司的工程方面,从而理解涉及到研究、开发和设计产品的各种要求,这样他或她可以在新产品开发周期内的修正阶段影响产品。类似地,该人必须了解制造工序的能力,以加强资本和补偿任何薄弱环节。一个人在足够的细节上广泛地了解工程和制造两大功能块,是不寻常的,因此对有潜力的关键人物的循环计划应该用来开发这些技能。外部招聘,作为这个长远培训步骤的替代,是另一个保证DFM资源的方法。可是,这个人的关键是了解你公司的工程和制造过程。把工程要求和制造能力合理的匹配是DFM成功的关键。
2 T( w5 n+ f; J" u3 V9 l2 k, U5 G一旦指定一个人为DFM职位,重要的是他或她了解现在可利用的技术和将来有前景的技术。找到和把这些知识带入公司是重要的,这样,工程部门可以将它体现在产品设计中,制造部门可以生产出来。转换技术的有用方法是阅读关键的技术杂志或期刊、参加技术研讨会、会见供应商、访问和调查公司、参加工程协会的本地分会、和浏览因特网。收集新技术的样品,带到会议中或简单地展示陈列出来,这样做可以引起人们的兴趣和产生应用的想法。技术转换研讨和会议(经常举行),有工程和制造两方参加,对开始教育步骤是必须的。类似的会议也会把想法汇集成讨论议题。. a$ M" g2 r% B1 f, g' J, p
得到技术知识后,下一步必须决定这个新人物应该“安顿”在哪里,组织上向哪里汇报。我们推荐该人和设计部门“共处”在一起,这样,所有的交互作用都在实时发生。另外,由于成为部门的信息资产,DFM人员有机会和人们建立和睦与尊重。虽然DFM人员可以向工程或制造部门汇报,推荐的方法是使其向制造部门汇报,而驻扎在工程部。这样,他或她对制造部有必要的效忠,同时对工程部提供有价值的服务。
' @9 e/ g/ o6 Z- H' X! t开始DFM时,考虑的另外的步骤是:统一从制造到工程的信息流(即,用同一种声音说同一种语言);告诉设计和生产人员彼此的能力,让设计人员参观生产,反过来也是;拆除工程与制造部门之间的墙,通过每天设计部门解答DFM问题,成功地把新产品推向生产,量化DFM的影响,然后推出市场。
* S. B. T& }3 o' ]! A$ k. L工具和技术
8 P4 H- d8 i; s; k$ H$ Q5 X有许多商业够买的DFM工具,以及那些世界级公司内部创建的工具。DFM工具是为了提供一个框架,以目标的方式来使一个设计的可制造性的测量和影响特征化。6 I) U& {8 U( d2 P" y7 e, V- H
DFM指南是为一个公司制定预期结果基线所必须的。工程部设计达到一套规格或要求,制造部具备某种的生产能力。要求和能力的同步为两个功能部门设定期望。DFM指南形成工程与制造部门之间的桥梁,成为通信工具。它可以开始是一页简单的合理的行动列表。例如,PCB DFM指南应该包括首选元件与包装、优化的板/组合板尺寸、元件之间的间距要求和生产设备的边缘空留。后来,可能进化成一本更复杂和更全面的手册,定义每一个有用的部分和过程。当然,最好开始简单,使得指南清楚交流、容易理解和马上可用作参考(即,摆在每一个设计者的桌面上)。信息越复杂,越可能被放在某个人的书架上,而不是新产品设计时实际的查阅。和其它任何文件一样,指南必须得到维护,以使其准确地描述制造者的能力。当生产自动设备被替换或更新或新技术引入时,这一点特别重要。
! }( ^, D8 v' u! E+ wDFM反馈步骤。为了有效地传播制造车间和工程实验室所得到的知识经验,这一点是必要的。一个有效的方法是,由生产人员使用制造工艺来建立所有的工程模型。这是一个被证实的方法,用来传递成功建立产品的建设性的反馈信息。因此不会出现奇怪的问题,当一个产品发放给生产,因为那些相同的生产工艺已经在整个设计周期内已经用到。反馈必须传递迅速准确,使得设计小组可以马上更正由生产人员在模型上所观察到的任何问题。如人们所预料,在生产设备上运行模型制造会消耗额外的生产能力,因此,必须适当的考虑到预测的负荷要求。
8 V7 l# |% E, V0 R假设分析模型。用这种方法来完成一个设计相对另一个设计的量化的可制造性测量。虽然相当简单,但它实现了极大的DFM影响力。模型表现了制造中每个装配工艺的特色:百万缺陷率(dpm, defects per million)、设定时间和运行时间。使用者输入每个工艺步骤加入的元件数量。模型输出三个关键变量的计算结果:预计周期时间、预计成本和预计产量。工具的作用是可以把非DFM PCB设计和实现优化步骤的DFM PCB 设计进行比较(即,进行假设模型分析)。假设模型分析的一个例子可以从表一中看到。表中列出了PCB X的DFM前后的周期时间、成本和产量的计算。这允许两个装配之间这些变量差别的比较,以看出DFM的影响。将价格差乘以预计年生产的PCB数量,得到预计的年度成本节约,这个然后可以和预计的改造实施成本比较。表一描述的例子显示了66%的成本和周期时间的减少,DFM应用板比非DFM应用板高出10%的产量改进。这个模型可以用来作出商业决定,在目标、量化数据的基础上实施DFM。
# v, Q! Q6 M7 e$ B6 F! qPCB 装配的假设分析模型 *0 _& m- m- i0 Y# }; d) M+ L4 m
| , @2 s7 d3 x7 z; Z/ e6 Z& {
| Standards | PCB X before DFM | PCB X after DFM | Process
- f; e+ |$ e. Q y | dpm
5 C3 C, h% \; A: m, ` | S/U
; O# { d7 A5 |& Q4 G" F | Run$ T4 N6 s5 B, Y) C: `1 k
| Variable* F& J. b c! i; q/ t
| S/U
6 n0 Q' T2 L6 z* y6 r | Run5 C, e6 [! L" e$ E. A9 w
| Quantity
7 t, u) w7 [% U5 P w' C | S/U
% ~, j( E+ Z% M, X | Run
7 E7 g! K3 d3 Y: f7 ]+ B; _ | Quantity
0 p$ J) ]- k* `7 V5 C( U | Stencil Print(T)& s8 G$ C4 H7 |8 @6 b: g2 F
| 20 | 5 | 0.5 | (PCB)2 E, S1 Q4 m: ]2 Z9 J1 H& f
| 5 | 0.5 | 1 | 5 | 0.5 | 1 | Chip Place3 A P K# Z1 e& q
| 100 | 10 | 0.012 | (SMT)0 H' y+ D2 f, i6 Q" c
| 10 | 0.048 | 4 | 10 | 0.312 | 26 | IC Place) _4 P/ Q, `7 t5 H5 o0 g Y
| 200 | 15 | 0.025 | (SMT)
1 Z4 y: J0 H i | 0 | 0 | 0 | 0 | 0 | 0 | Reflow
$ Z! E* R$ l' @. R0 ^' C l | 25 | 5 | - | Internal: V c y3 {. O0 e4 o
| 5 | 0.3 | 1 | 5 | 0.3 | 1 | Stencil Print(B)
, _- I1 S" \& h6 H | 20 | 5 | 0.5 | (PCB)' ~( x* ]' K% f; M; P' {
| 0 | 0 | 0 | 0 | 0 | 0 | Chip Place% K0 o5 \2 |8 z E0 f& ?) K5 t+ j
| 100 | 10 | 0.012 | (SMT)+ @% v, l, \# R5 p
| 0 | 0 | 0 | 0 | 0 | 0 | IC Place
0 t( ?8 s! M: O/ Q( d | 200 | 15 | 0.025 | (SMT)
, N; a# O3 q' i I | 0 | 0 | 0 | 0 | 0 | 0 | Reflow9 o6 D; |& l) l W6 b o5 T5 k
| 25 | 5 | - | Internal
' h+ Q, U/ `5 p* P1 |2 A | 0 | 0 | 0 | 0 | 0 | 0 | Clean' |: l- W; |, C) Z. y0 R( ^1 K
| 10 | 5 | 0.3 | (PCB)
% \9 A# ?& Y$ {0 K1 R | 0 | 0 | 0 | 0 | 0 | 0 | DIP1 L8 l$ a5 e: H
| 5000 | 15 | 0.1 | (Comp)
. y! n9 k* a) S | 0 | 0 | 0 | 0 | 0 | 0 | Sequence) P1 t: @7 G' L# z) g/ i
| 1500 | 20 | 0.02 | (Comp)0 q2 n8 [ X) Y# J7 j
| 20 | 0.26 | 13 | 0 | 0 | 0 | VCD7 A/ ^- T9 n3 T) o
| 1500 | 15 | 0.03 | (Comp), `7 ~' j3 }# K. I( @; R
| 15 | 0.39 | 13 | 0 | 0 | 0 | Radial
! @6 Z: m3 P5 e+ k [9 g% S | 5000 | 30 | 0.04 | (Comp). l3 r3 l1 C9 e X9 l1 l' T
| 0 | 0 | 0 | 0 | 0 | 0 | Stake! G5 i- |9 l- b
| 6000 | 10 | 0.14 | (Comp)
3 u) y8 J) b8 Y* [5 g2 ] | 0 | 0 | 0 | 0 | 0 | 0 | Mask
# y" h! ^! T3 S+ U$ Z | 2500 | 10 | 0.05 | (Point)2 R6 _# i- G. [) \6 C" _+ L; u
| 10 | 0.15 | 3 | 0 | 0 | 0 | Adhesive Dispense- w/ m# s# U1 X: \9 k5 e" M7 J: A9 ]
| 50 | 5 | - | Internal
7 U! a+ b+ L( f' X1 u9 ~* b0 a2 D5 | | 5 | 0 | 50 | 5 | 0 | 50 | Chip Place
4 v4 P* K' e- Z) u/ T | 100 | 10 | 0.12 | (SMT)
( t- K1 x+ Z& ~# a | 10 | 0.6 | 50 | 10 | 0.6 | 50 | IC Place8 T+ G# C, H7 k R! W ?8 C+ {
| 200 | 15 | 0.025 | (SMT)9 m& T- A- C7 ~1 q
| 0 | 0 | 0 | 0 | 0 | 0 | Cure& H# E4 x8 ?4 B0 {
| 25 | 5 | - | Internal
3 y x" d5 u8 _: F4 `) f | 5 | 0 | 1 | 5 | 0 | 1 | Clean% z- Z; M4 o4 p* L+ s( b2 K0 x- A
| 10 | 5 | 0.3 | (PCB). S! p1 `7 H- W. |
| 0 | 0 | 0 | 0 | 0 | 0 | Prep5 d) c/ \- E0 ^
| 5000 | 15 | 0.1 | (Comp)9 d# T0 K' i/ Y9 ?' \0 r( l# O5 C K1 X
| 15 | 0.7 | 7 | 0 | 0 | 0 | Prewave7 d7 \( F/ U- n% y& Q9 T- C
| 7500 | 10 | 0.2 | (Comp)' A' s7 h7 g7 [3 w- V
| 10 | 2 | 10 | 10 | 0.8 | 4 | Wave Solder/Clean1 k/ f+ \1 W% ^" D
| 2000 | 5 | 0.7 | (PCB)
9 k+ H a/ L( |# p5 y- I3 Q | 5 | 0.7 | 1 | 5 | 0.7 | 1 | Postwave Difficult
* g2 d7 N; n3 k | 15000 | 10 | 3 | (Comp)
( Q' \" H7 V# L' `: ` | 10 | 9 | 3 | 0 | 0 | 0 | Postwave Easy$ A, X3 Z. ?& @) H5 B/ D
| 10000 | 10 | 1 | (Comp)6 r0 M4 [ I6 n; j% a% M
| 0 | 0 | 0 | 0 | 0 | 0 | Clean
3 w7 W( B. d1 }4 I* R | 500 | 5 | 0.3 | (PCB)
+ D4 d. l! M. r7 K# r" ^! d6 p | 5 | 0.3 | 1 | 0 | 0 | 0 | Depanel
3 `" z4 N; [$ U3 t0 K$ j | 5000 | 5 | 1.5 | (PCB): F* Q0 N+ T6 ?! }( m
| 5 | 6 | 4 | 5 | 1.5 | 1 | Conformal Coat; @5 E8 F! P$ H' U* U6 q( N
| 10000 | 20 | 10 | (PCB)
. `3 T: Q8 S2 S( E0 g8 @ | 20 | 10 | 1 | 20 | 10 | 1 | Inspection; a5 Q; g- ]' x. X
| 500 | 5 | 0.007 | (Solder Joint)
7 T1 L7 _, `3 w$ t( ~: Z; J | 5 | 1.12 | 160 | 5 | 1.12 | 160 | . K8 g4 z$ e) i1 y" T1 Q
| Enter Lot Size | 50 | 50 | Enter Realization | 0.55
8 e U; K" c2 L: e: E7 e7 K | 0.8 | g- A7 S0 r. {* ~ W9 b
| I.E. Minutes | 165 | 32.068 |
. `. G8 J- t$ l3 B" S1 V; m9 ~ | 90 | 15.832 | ! l& C, g0 X* i7 Y
| Prorated Setup | 3.3 | " F9 z7 g2 I3 E9 |5 [/ C) [; G
|
* I D7 o& v& @3 J | 1.8 | # Q# U. {+ W! B7 ^, w
| | Total I.E. Min. | : }& ^& S4 @9 p) A% \, {
| 35.368 | $ T% L2 z7 t' J8 P! v
| | 17.632 | | Total I.E. Hours | | 0.589 | | | 0.294 | | Expected Cycle Time | | 1.072 | | | 0.367 | | Expected Cost | | $32.15 | | | $11.02 | | Expected Yield | | 89.40% | | | 98.70% | | * All numbers are fictitious and are intended for instructioal purposes only.4 w0 C1 T* t7 e& v
| 表一.
. i, e% W) b$ O# ZDFM计分。这个工具描述了对一个特定产品设计的每个重要的可制造性特征。表二是PCB可制造性的计分表。它显示了18个对生产重要的可制造性特征,分成三个部分:元件、设计和制造工艺。规格在设计开始时由DFM人员和设计小组决定,给出或者是1或者是0的等级(1 = 希望的特征,0 = 不希望的特征)。然后,在设计周期的每个连续的硬件(即,原型1,原型2,制造模型和生产)重复操作期间,每个特征用1和0计分(1 = 达到,0 = 没达到)。计分累计和被除(除以18),然后与工具底部给定的等级比较。几个重要的结果从这种工具的使用中得到。这些结果中:通常得到所希望的分数(在世界级的级别中),因为它们是按标准的,高分的竞争在设计者中升起,人们得到高分的回报。突然,工程部门努力获取DFM的高分。
7 N: E A! `0 {2 ]8 Z7 D6 z# EDesign for Manufacturability Scoring
% q, M6 v. `) H% @% O | Project: X4 X( Z5 O4 Y6 D5 K
| Board #: Y
( V! q2 W6 k' }3 q | Components5 N" Q4 g! ?% c; y/ o
| Specs
( x% c5 Y" y' L% | | Proto 1+ T i4 z- [$ I+ x# c
| Proto 2
+ h! l( _: F. q) x' T6 S | Manufacturing Model
% W" L! X( c- E, L1 q | Production
- y# W: e' a0 ]7 q- d | <1% sole-sourced components
+ O; F/ R2 n3 A7 j | 1 | 0 | 0 | 1 | 1 | >95% PPSL compliance
/ [7 `1 x( D) E9 v8 W& E" b9 \ | 1 | 1 | 1 | 1 | 1 | Process compatible packaging
( C5 _3 v* g( @% C | 1 | 0 | 1 | 1 | 1 | Component count - single pass
, Y7 G& L9 d% b# X | 1 | 1 | 1 | 1 | 0 | <2% hardware
( K9 A& W6 k W. E; f1 _7 {, W | 1 | 0 | 0 | 0 | 1 | Correct Strategy selected
3 g( u: \8 Y) L( p I | 1 | 0 | 0 | 0 | 1 | | | | | | | Design% ]6 q( i+ a2 x9 O
| | | | | | Optimal PCB panel
! T1 O* q0 N2 k: P | 1 | 0 | 1 | 1 | 1 | Fabrication DRC resolved) L3 V# \# f4 {# r
| 1 | 0 | 0 | 0 | 0 | Zero defect documentation
6 h' a9 a6 Z4 X$ N- A8 f | 1 | 0 | 0 | 1 | 1 | CAM ready data
' o% k6 ^! K, ]: Z | 1 | 1 | 1 | 1 | 1 | Within PCB design guidelines
4 J, }2 a8 c) S" W! ~0 N | 1 | 1 | 1 | 1 | 1 | Process compatible orientation7 F7 z, `9 e' b
| 1 | 0 | 1 | 1 | 1 | | | | | | | Manufacturing Process
z/ |& `! F$ R | | | | | | Correct material packaging
7 o4 B! q5 W' l) F- |5 s& F* M, J | 1 | 0 | 0 | 1 | 1 | Automation content >90%
$ D7 |/ C0 f4 z) M# N$ y | 1 | 1 | 1 | 1 | 1 | <1% post wave process
+ E/ M1 u' b( v4 x4 ]2 w1 {/ t | 1 | 0 | 0 | 0 | 1 | Process steps <10
9 G K% X* P4 F4 l, q3 b9 |' g# U | 1 | 0 | 0 | 0 | 1 | No fixtures/tools required
" q" u" D, J q | 1 | 1 | 1 | 1 | 1 | 6 sigma yield possible7 [) O: ^% C* q/ I2 x* d$ @! p
| 1 | 0 | 0 | 1 | 1 | DFM Score | 18% | 33% | 50% | 72% | 89% | 93-100% | World Class
|* U1 Z8 b, w2 {! I$ o1 [ | 85-92% | Highly Manufacturable
) h8 q, d! g" A v9 } | 77-84% | Acceptable8 X0 L! ]) A# f% P, }9 h; h9 Y* \+ |
| 69-76% | Poor N" m: R% \/ I5 ~% i- d
| 0-68% | Unacceptable
& V5 B: Z7 r) E5 [% t. d$ v | 表二
4 r, D( C; {- V1 T: L% j( }生产就绪检查。当一个工程产品设计完成,何时才准备就绪接受设计呢?这些经常是公司要问的关键问题。虽然答案各异,但一个证明成功的方法是生产就绪检查。这是一个重要的DFM工具,因为市场是竞争性的,顾客要求高品质、具竞争性价格、达到市场快的产品,要求在新产品引入的开始为可制造性设计的产品。这个工具检查来自整个新产品设计周期内每个功能部门的每个可传递任务的完成情况。工程可传递任务的一个例子是,所有发放给制造部门的图纸,用于订货到交货时间内的材料采购。因此,工程部有X可传递,制造部有Y可传递。每一个这些可传递任务在整个设计周期的某个关口(即,检查点)检测。跨功能的新产品小组决定何时这些可传递任务必须完成,然后检查就绪完成情况。现在这个变成一项很目标性的检查,何时工程完成,是否制造准备就绪。例如,在10个月的开发周期内有10个不同的关口,工程部报告75个可传递任务中有50个完成,而制造部在第10个关口报告,100个可传递任务中有100个已完成,那么很清楚,工程没有完成,制造准备就绪,需要等待。
3 `1 N7 D' D% r; q8 Y+ t' `5 B( t' ^所有这些工具 – DFM指南、DFM反馈、假设分析模型、DFM计分和生产就绪检查 – 都是内部开发的。应该做成本对效益的平衡,以便合理的决定是否购买许多商业DFM工具之一,或者创建更适合公司需要的用户化DFM工具。关键是使用必要的工具达到所希望的DFM影响。
) b; N' V! [) _5 e2 W结论9 g. [, K$ o+ I/ E5 D
DFM在过去20年里,已变成改善成本、品质和周期时间的通用方法。结果,DFM的概念、工具和技术在这段时间变得越来越组织化。随着这种成熟,该知识,过去只能在教科书、手册和个人数据库中找到,已在计算机软件工具中找到去路。该趋势将继续,直到CAE工作站“知道”了一个制造工艺的全部特性,并能够开发其过程能力。, E1 A4 S: v) o# ?
可是,没有必要等待到未来去发生。这里所提到的DFM概念和工具,只是电子装配工业中, DFM过程成功实施的已被证实的技术例证。当然,不同的产品和工艺过程将要求细节上的变化,但是概念和工具是可移植的。
( i, Z9 W' z# [' W' B B% yWorks consulted
3 e+ i' f) P5 k0 T0 S" ] M- Ramon Bakerjian, Tool and Manufacturing Engineers Handbook, Fourth Edition, Volume 6, Design for Manufacturability, Dearborn: Society of Manufacturing Engineers (SME), 1992.
- Geoffrey Boothroyd, Peter Dewhurst, Winston Knight, Product Design for Manufacture and Assembly, New York: Marcel Dekker Inc., 1994
- James K. Hollomon, Jr., SuRFace-mount Technology for PC Board Design, Indianapolis: Howard W. Sams & Company, 1989, p. 267-96.
- Ray P. Prasad, Surface Mount Technology Principles and Practices, New York: Van Nostrand Reinhold, 1989, p. 235-65.
- Sammy G. Shina, Concurrent Engineering and Design for Manufacture of Electronic Products, New York: Van Nostrand Reinhold, 1991.
- David G. Ullman, The Mechanical Design Process, New York: McGraw-Hill Inc., 1993, p. 3-15, 252-91.$ g2 d$ S! o$ Z' u
2 b, Y% L& n9 t- k3 I1 }# e
/ N7 a$ ^' r/ G' w9 n/ j |
|