[原创]用与非门实现4位的硬件乘法器--verilog代码

adream307

不一定有实际意义，权当好玩。
- i8 O' W% e- ]5 i. ]! u- A. y7 R代码使用verilog实现。
基本思想是这样的：
$ `8 d) L* g1 w! m对于两个一位信号a,b
+ w  u  W, F# s9 F3 ea与b的和为a^b，进位信号为a&b
; q3 F0 |: J. R' omulti_4.v为模块文件
tb.v为测试文件