找回密码
 注册
关于网站域名变更的通知
查看: 3422|回复: 13
打印 上一主题 下一主题

[求助]关于LVDS

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-10-7 10:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 mashimaro2008 于 2010-10-7 10:17 编辑 & H- Y+ Z! W0 r# k

- K) u3 `7 K% p1 L# m# F1,LVDS需要量眼图吗?为什么?
3 j; s# Z. H5 [+ l2,LVDS通常采用DC coupling, 可以用AC coupling吗?# w& o& u, y! D6 d  u8 {' K
3,  LVDS Spec为什么要定义一个offset电压?没有它可以吗?
+ b" @4 E/ I1 d4 M  I; ?- n8 G) |4 k  M; q4 D: S9 V0 j' [
另外: PCIE不是有embeded clock吗?为什么线路上还要送PCIE clock给receiver?

该用户从未签到

2#
发表于 2010-10-8 08:43 | 只看该作者
本帖最后由 shark4685 于 2010-10-8 08:47 编辑
. o2 ~0 l. D, u" j) i# l
: d2 Z/ ~6 O: q$ D2 [& h楼主的问题是关于LVDS的,我们先来了解下什么是LVDS,做个知识普及,然后再来回答这些问题..
1 }- f1 V( a; P" s4 K% J( E* x+ @+ @3 Q2 O
LVDS:Low Voltage Differential Signaling,低电压差分信号。9 c! _, O3 z4 \' F" m3 C" |! P

7 Y: d* o$ i* p: V" nLVDS传输支持速率一般在155Mbps(大约为77MHZ)以上。
4 d" m( X3 z2 Q2 e8 z9 A  A* \- F. u8 O) j; V* ?1 _! G& {' q
LVDS是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。* S( ?" d% ]1 \7 y1 p$ o
2 u) l3 D0 B) f( h6 S1 E
IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中,推荐最大速率为655Mbps,理论极限速率为1.923Mbps
6 k' X; K8 o# l3 ^0 B
! X6 h" P/ L3 h# H8 [* r
- Q. S7 c$ r5 X5 D4 c% M3 l( QLVDS信号电平特性:+ B4 L" J" {0 h* t- w
" r& Q; q& t1 ]; v! }% o1 l
LVDS物理接口使用1.2V偏置电压作为基准,提供大约400mV摆幅。# P' N% B7 D# c

! Y- A' m8 r/ v$ W/ ~LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收器具有很高的输入阻抗因此驱动器输出的电流大部分都流过100Ω 的匹配电阻,并在接收端
. a# w, l9 K) Z. b# @. ^' ]( [( e9 a$ K9 A1 L4 c
的输入端产生大约350mV 的电压。
! j, u# ~' P$ o+ B* c, Q
: r  S/ n/ L2 P* v# a0 Q电流源为恒流特性,终端电阻在100――120欧姆之间,则电压摆动幅度为:3.5mA * 100 = 350mV ;3.5mA * 120 = 420mV 。

该用户从未签到

3#
发表于 2010-10-8 08:55 | 只看该作者
本帖最后由 stupid 于 2010-10-8 10:35 编辑
! s! l; J) ]1 _! ]( _2 [' u
) j9 J, s7 D  W' x/ O6 D1. 一般来说,查看差分信号质量,没有比眼图更方便的啦,这是由眼图的特点决定的。在一个UI之内,不仅可以方便的查看传统波形方式所能看到的上升、下降沿,高、低电平;还能看到传统波形方式所看不到的UI叠加累积效果,具体说0、1bit在1个UI宽度内的叠加和累积可以方便地看到所谓的眼高、眼宽、张开度、抖动,用BertScan预估出BER……这些都是传统的波形方式所不具备的。# t0 B3 M) [0 S  I4 a: s' {
+ [. y$ E' [# @, j- s* D
2.至于采用AC,DC耦合,主要取决于链路中是否需要DC偏置,此外有一种特例是这个不同电平电路之间的互联,比如LVDS和CML,则可以使用AC coupling
4 o' t) R. ?- ]. }, D/ M- K9 L' i0 n
: V8 z1 |3 {% I如果不送时钟给Rx端,则Rx端的CDR,Equalization等单元非但无法工作,也无法同步。
7 ~. ]' }: f* j6 H! z
4 u& x: f, X2 ~

评分

参与人数 1贡献 +10 收起 理由
shark4685 + 10 感谢版主热心解答!

查看全部评分

该用户从未签到

4#
 楼主| 发表于 2010-10-11 22:48 | 只看该作者
1. 一般来说,查看差分信号质量,没有比眼图更方便的啦,这是由眼图的特点决定的。在一个UI之内,不仅可以方 ...4 n( o6 o% k$ P( s+ I( f
stupid 发表于 2010-10-8 08:55
& u0 Z* }# V1 ?2 e! Q* ~6 v$ }7 n
谢谢楼上的回答

该用户从未签到

5#
 楼主| 发表于 2010-10-11 22:51 | 只看该作者
本帖最后由 mashimaro2008 于 2010-10-11 22:55 编辑 3 ?2 |" }- a; O2 S
1. 一般来说,查看差分信号质量,没有比眼图更方便的啦,这是由眼图的特点决定的。在一个UI之内,不仅可以方 ...
. k+ p* F# g3 e  T' q; t$ B" Wstupid 发表于 2010-10-8 08:55

# |+ e6 U+ w! m9 c; u1,我们公司在量LVDS的时候只是量测LVDS的电平特性,没有量眼图,跟速度的关系吗?! Q" H/ Q. \% _
2,“至于采用AC,DC耦合,主要取决于链路中是否需要DC偏置,”---不是很明白您的意思,可以举个例子吗?! t! L' v) X, |# A
3,?????

该用户从未签到

6#
发表于 2011-3-6 17:46 | 只看该作者
学习一下

该用户从未签到

7#
发表于 2011-3-10 09:28 | 只看该作者
謝謝...很有用的資訊

该用户从未签到

8#
发表于 2011-3-10 22:19 | 只看该作者
给你几份关于LVDS的详细技术资料文档,希望对你有帮助

LVDS使用手册.pdf

2.66 MB, 阅读权限: 9, 下载次数: 1065, 下载积分: 威望 -5

TI_LVDS手册.pdf

2.56 MB, 阅读权限: 9, 下载次数: 1309, 下载积分: 威望 -5

Maxim_LVDS手册.pdf

993.56 KB, 阅读权限: 9, 下载次数: 1074, 下载积分: 威望 -5

该用户从未签到

9#
发表于 2011-12-7 11:57 | 只看该作者
谢谢解答。。。
  • TA的每日心情

    2025-6-5 15:14
  • 签到天数: 78 天

    [LV.6]常住居民II

    10#
    发表于 2012-2-9 18:01 | 只看该作者
    回答得不错

    该用户从未签到

    11#
    发表于 2016-9-10 08:44 | 只看该作者
    下载看看   

    该用户从未签到

    14#
    发表于 2016-9-22 16:59 | 只看该作者
    good jog thank you !
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-23 02:43 , Processed in 0.156250 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表