找回密码
 注册
关于网站域名变更的通知
查看: 291|回复: 1
打印 上一主题 下一主题

莱迪思第二代EConomy Plus FPGA器件达到双倍密度

[复制链接]
  • TA的每日心情
    难过
    2019-11-19 16:03
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2020-8-6 14:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    莱迪思半导体公司日前公布了其第二代EConomy Plus现场可编程门阵列(FPGA)器件,LatticeECP2系列。用了富士通90纳米CMOS工艺和300毫米硅片,在大批量的情况下,此系列使得FPGA价格降到每1000查找表(LUT)低于0.50美元。与130纳米LatticeECP FPGA相比,新的系列逻辑密度增加到70K LUT,18x18乘法器的数目增加到88,I/O性能提高了50%,还增强了配置能力。此款FPGA首次增加的性能包括预置的400Mbps DDR2接口支持,配置位流加密和双重配置支持。 今天与莱迪思的低成本LatticeECP2器件同时公布的还有高端FPGA LatticeSC系统芯片,该器件采用了相同的工艺。  , a( n3 g- w4 _( ~: c+ ?+ s

    8 G/ H5 [6 I; @    通过开发,优化的LatticeECP2器件向设计者提供对大批量应用所要求的特性和成本结构。主要特点如下: / R5 R$ x5 m8 J) q' `

    : Y1 a) l0 E+ I  r8 g优化的逻辑和布线结构  # y0 l+ L* ]3 L8 H
    1 f$ ~$ I, }: \' ~, f" _! W
        优化的逻辑块和布线适合诸如分布式存储器(占LUT的12.5%)和寄存器(占LUT的75%)的各种典型应用,使得逻辑结构易于高性能逻辑的实现。  % d: F) r& U- z
      W; F6 o% s! o$ T/ j% [
    预制的840Mbps并行I/O  
    / k' ^* H1 m4 ?- {6 |3 s. O5 c* M/ s. W$ L* M# |! y0 s
        DDR存储器的出现和其它相同的标准使许多设计者面临在FPGA中实现高性能并行I/O接口的挑战。过去设计者为了满足这种需要不得不使用高成本的FPGA解决方案。ECP2器件提供DDR mux/de-mux、时延和变速逻辑单元。这些特性结合在一起可实现预制的DDR2(400Mbps)和其它运行在840Mbps源同步接口的应用,诸如SPI4.2和ADC/DAC接口。  2 r0 z, u! k( T* l& F

    # i* F3 ~+ S  e. j& H完整特点的sysDSP  ; g) p& E% r2 E% l8 R# _

    " s! D4 g' n" P* U    为了支持低成本DSP应用,ECP2器件嵌入了sysDSP块,能够实现乘、累加、求和和流水线功能。器件可以实现高达28,600每秒百万次乘累加(MMAC)的DSP功能,价格为每MMAC低于0.001美元。
    . d' U4 K- ?( W- p3 {* Q; N$ j0 v
    易于逻辑更新  
    ) [" G) G) \) ?+ t6 @  i( W
    ) C' f( |& t- V4 i  C
        为了提供修正错误、对应标准的改变和支持新的性能和服务,以及不断增长的FPGA设计,这些设计要求能在现场更新FPGA逻辑,LatticeECP2提供双重引导支持和透明的现场重构(TransFR)I/O以简化现场更新。器件还支持业界串行外设接口(SPI)PROM,(SPI)PROM中可以存储两种或更多的配置。新的配置载入FPGA时, TransFR I/O功能使设计者能够控制I/O状态,大大改进了重构期间三态I/O的常规方法。 # l. u1 R% d. ]% o7 d# I' v* d

    , \6 o. ?0 ]# J" R增强设计安全的位流加密  * t& C2 z0 u( ^: O3 O" T

    % J. {0 e% t- {# g! v: s    增加了防止非法复制的考虑,LatticeECP2器件有片上非易失密钥存储器和解密电路,能用的用户密钥对128位AES加密位流解密。首次引进了位流加密到低成本FPGA的这样一个概念,再次减少了许多设计中需要较高成本的FPGA。  8 W3 S  o6 `3 X

    . ~# D' R& ]/ H/ U! m; k! x    LatticeECP2提供两种型号,标准的LatticeECP2和在2006年稍后公布的存储器增强型。LatticeEC-P2M器件的密度将增加到100K LUTS,增强的存储容量超过5百万位RAM。LatticeECP2系列加上Lattic-eECP2M系列,总共有6个密度从6K到70K LUT的器件。LatticeECP2器件通过sysMEM嵌入式RAM块(EBR)提供55K和1M位之间的嵌入式存储器。12到88个18x18乘法器,95到628个I/O引脚。此外,每个器件提供两个时延锁相环(DLL)和2到6个锁相环(PLL)用于定时控制。器件有各种低成本的TQFP, PQFP和小间距BGA(fpBGA)封装,电源电压为1.2伏。  
    , @0 U. E/ k9 z! r& G5 v1 l& G. }: k, y9 J8 |
        的采用Service Pack 2的5.1版本ispLEVER软件支持LatticeECP2器件。ispLEVER软件设计工具为设计者提供一个软件包,支持所有的Lattice数字器件,包括mentor Graphics 和Synplicity综合器支持。  
    1 T2 R7 J9 q- _( R3 S# H
    $ _4 }9 T9 K4 m3 r# L    LatticeECP2系列器件ECP2-50样片将在2006年季度获取。LatticeECP2-50提供484和672球型fpBGA封装选择。Lattice计划在2006年公布整个LatticeECP2系列。在2007年交付的ECP2-50价格为100,000片的量,单价23.95美元。 ) B6 ~0 q( p% `8 ~( G* X
    " |! @$ c. t% R6 \8 \- c- D( d

    3 a3 e" I. s# ^  R6 @$ t- a

    该用户从未签到

    2#
    发表于 2020-8-6 14:07 | 只看该作者
    通过开发,优化的LatticeECP2器件向设计者提供对大批量应用所要求的特性和成本结构。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-12 18:04 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表