请各位专家多指点

ByGrith4 · 发表于 2020-8-4 11:25

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

各位专家，我使用altera的cyclone5的ddr3硬核控制器，输入时钟是国产的125兆50PPM有源晶振，现在调试时发现对DDR3的读写偶尔出错。我们测试DDR3接口的差分时钟，发现左右抖动很厉害，感觉频率或相位不稳定，但是查看FPGA内部的PLL都是锁定了的。请问各位专家，这是怎么回事呢？是晶振有问题，PPM过大，jitter过大，还是FPGA有问题呢？请各位专家多指点。谢谢！

vava · 发表于 2020-8-4 13:14

帮忙顶一下

Blah · 发表于 2020-8-4 16:14

帐号		自动登录	找回密码
密码			注册

请各位专家多指点

EDA365欢迎您登录！

推荐内容 /1