EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 fuxiaohua 于 2020-8-4 21:53 编辑
& |, w. l" u h7 @, X1 n; T: n
# {4 u+ N2 f3 [) L" ]0 a: D; ` 在【你问我答（篇5）】中，我谈到了没有答案的答案，意思是什么呢？或者说，有些人会认为我光说理念，怎么做呢？ 那就是在第4篇就谈到了的“利用规则的确定性来面对设计的不确定性”。 那么，针对具体的问题来说，什么是规则的确定性；而什么又是设计的不确定性呢？那好，我们就拿篇5中的例子来说： 不管时钟晶体还是晶振来说，其本质是什么？是一个强辐射源，同时对于芯片应用来说，其任何的不稳定又会给系统噪声问题。 因此，时钟晶体或者晶振既是强辐射，又是敏感源。因此在布局布线上需要根据其两种属性来考虑。 1） 从辐射源的角度考虑，其需要远离其它的敏感源布局（例如模拟电路、接口敏感电路）等。这些模拟或者接口敏感的电路又有哪些呢？需要去梳理…如以太网口、视频、音频接口等；如果是光口，需要看光笼子与面板搭接的情况，都需要具体去看。如果系统空间不紧张的情况下，远离具体大于1000mils以上当然好。事实上，很多单板在空间紧张的情况下，才会把这种设计建议调整，否则采用设计准则去设计当然好，因为冗余设计会带去更高的成本（如PCB需要的尺寸更大或者叠层数更多）。 2） 从敏感角度考虑，时钟晶体或者晶振，甚至需要远离强外界噪声的干扰。（例如 ESD、浪涌、甚至内部的开关电源等）。那么，如果机箱都是密闭系统，那么ESD就可以没有啦；如果机箱到处是开孔、甚至金属连接器附近搭接有不良，ESD/EFT等都容易侵入，布局布线又在开关电源旁边，这都将对时钟信号质量产生威胁。 所以，需要具体的情况去看自己的系统，其是否有存在这样的入侵条件与否。如果密封系统，也许这种接口区域就没有问题。如果系统是无屏蔽的系统，时钟辐射、甚至时钟通过其它天线产生辐射也是问题。（远离排线等…..） 只有这样，也许才能够理解什么是不变的，什么是变的。 例如这些问题也是值得思考的：
, ~" x5 i w9 I( |& R* n1 ] 时钟下方能否走线？不同条件结果是不同的？晶体与晶振本质上又有区别？其辐射性能的不同… 关注的要求也不同…这样可以一个接一个的去细化…
1 ?. e. y, [0 Y1 X7 T3 \9 C) I* Q
j( v" {$ x$ R: T( D' P/ L; ?5 t& s9 \! m
==========往期内容=================5 Q2 A! S+ g0 X1 P! Q7 z
[技术讨论] 你问我答（篇5）：没有标准答案的答案
' ]7 v- h) a9 k: _; d$ |+ N! k8 w2 Fhttps://www.eda365.com/thread-420148-1-1.html
% V& B9 q( \( b7 L5 \3 U[技术讨论] 你问我答（篇4）用规则的确定性来应对设计的不确定性
! n' r$ I V) L mhttps://www.eda365.com/thread-419528-1-1.html
& v2 c3 {$ u# J# S2 w[技术讨论] 你问我答（篇3）关于芯片去耦电容的理解
' e' [$ N" {2 \https://www.eda365.com/thread-418121-1-1.html
" ^: e8 R" ^( p/ o[技术讨论] 你问我答（篇2）关于技术方案的评估与回复4 ]+ ]% v+ z9 n
https://www.eda365.com/thread-417173-1-1.html% p7 f+ G$ M& g8 L
[技术讨论] 你问我答（篇1）关于电源滤波电容选择的问题8 ?$ c! H2 u5 ]" ~ Z
https://www.eda365.com/thread-416187-1-1.html
' O* E% u% V+ t O
: {# g4 k; G9 L! H5 S[技术讨论] 关于直播课 《职业化工程师的常识》如何学习的建议7 v; g( q- N( P y3 E+ l6 C
《电磁兼容理念篇-职业化工程师应具备的常识》https://edu.eda365.com/my/course/147.html, Z' B0 k! R, @* W, _ R
7 J+ L8 S5 d8 { U; v5 p. F
) Z2 o! u+ v0 e$ ^ | 
/1 
发表于 2020-8-3 16:06
收藏
淘帖
支持！
反对！
发表于 2020-8-4 09:12
顶啊顶啊