|
529| 4
|
AD19导入Cadence1 7.2的PCB文件,原来表面空白的地方都倍覆铜了,也就是说覆铜面积... |
| ||
| ||
| ||
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-10-28 19:49 , Processed in 0.140625 second(s), 24 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050