找回密码
 注册
关于网站域名变更的通知
查看: 3906|回复: 11
打印 上一主题 下一主题

[Cadence Sigrity] 请教加载模型的错误提示!!!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-9-15 13:30 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
呵呵,刚在给FPGA加载模型的时候,出现错误了,请高手们指点一下,帮忙看一下是什么问题?谢谢!!!
. S/ p5 _2 X0 W6 M% o* r% U

该用户从未签到

2#
 楼主| 发表于 2010-9-15 13:36 | 只看该作者
刚上传错了应该是这个图

该用户从未签到

3#
发表于 2010-9-15 15:07 | 只看该作者
FPGA的管脚是可以调的.所以对应的IBIS模型管脚数量和FPGA实际的管脚数量是不一致的.需要手动修改IBIS模型里的管脚数量.

该用户从未签到

4#
 楼主| 发表于 2010-9-15 15:39 | 只看该作者
哈哈,多谢版主的回复,我说怎么就加载不上去呢!!!- N/ U6 J1 U1 T9 L. o5 w; {
再请教一下版主有没有相关的教程或是请您在这说说怎么改的呢?

该用户从未签到

5#
发表于 2010-9-15 15:53 | 只看该作者
按照实际封装PIN数量,直接在IBIS模型里的[PIN]栏添加就OK了.
' ]! q( p7 |! _/ s在把对应的管脚的模型附在对应的pin上.让后用candence调用就OK了.0 p/ Z3 T8 n6 n, [, w, Y  C2 ?

7 j" f1 N# m2 D$ {

该用户从未签到

6#
 楼主| 发表于 2010-9-15 16:10 | 只看该作者
多谢版主,我先去试一下了,不懂可能还得请教了.

该用户从未签到

7#
 楼主| 发表于 2010-9-15 16:30 | 只看该作者
我的天啊,我的FPGA是484个脚的,现在IBIS模型里面有836个脚,是不是把多余的脚都删除掉呢?还有里面有好几种封装,我选用的是FGG484,是不是其它的封装名和参数都要去掉呢?
, I9 A9 ~4 C) c! G" Z  }  D

该用户从未签到

8#
发表于 2010-9-15 16:46 | 只看该作者
是的...删除前请备份好!

该用户从未签到

9#
 楼主| 发表于 2010-9-15 16:57 | 只看该作者

1 u( Z8 X. h4 `& z% c9 s9 x- o# j这个怎么对应FPGA的管脚,好像不能乱填的啊,比如其中的一个脚是IO口,那对应的是哪一种?) t( J- X  u; ~* V1 \& @- L" G  x
还有电源之类的?
" x( G/ e3 N& n, h7 R) E/ T 天呐,好难啊!

该用户从未签到

10#
发表于 2010-9-15 17:11 | 只看该作者
这个可以质询你们的硬件工程师,他们应该很清楚,DDR一般HSTL电平用来驱动!

该用户从未签到

11#
 楼主| 发表于 2010-9-15 17:21 | 只看该作者
好的,多谢!

该用户从未签到

12#
发表于 2023-9-18 15:21 | 只看该作者
大佬,请问这最后有解决吗,想向你请教一下,我应该和你用的是同一种芯片,但是MODEL_NAME不知道怎么分配定义
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-24 09:09 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表