|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
一段式、二段式、三段式& k G! {3 l' Y$ J0 Y
一段式:所有输出都是寄存器输出,因此可能会有多余的一拍延迟
; B5 x) o7 g" w5 i, H1 E: W% Z二段式:可以有组合输出,延迟小,需要寄存器输出的话可以另加寄存器
) @, _3 |4 u6 }% l2 J1 i2 q4 Z三段式:我觉得更灵活,可以是寄存器,也可以是组合输出
g. Q8 O' s7 r4 k/ v( A n, p, g7 R B" u
http://forums.xilinx.com/t5/Synthesis/help-About-latches/m-p/37274
# `0 f+ K; K* E" d--) G( v: S# C3 K3 b* y6 u
怎么xilinx的人又支持说一段式好的那个,难道xilinx的结构对一段式支持较好?0 d; q0 N: q$ I- p) y s
不过我觉得一个便于阅读的代码也很重要。 |
|