关于网站域名变更的通知

EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 25Mhz的晶振输入到fpga如何实现倍频到50Mhz

12 / 2 页

发新帖

楼主: IO357

上一主题

下一主题

25Mhz的晶振输入到fpga如何实现倍频到50Mhz

该用户从未签到

16^#

发表于 2015-8-26 10:53 | 只看该作者

为什么cyclonv的锁相环要求大于50M?

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

EDA365微信号及QQ群号！

该用户从未签到

18^#

发表于 2015-12-9 22:18 | 只看该作者

ALTERA 用PLL XILINX 用DCM

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

19^#

发表于 2016-3-22 11:10 | 只看该作者

用pll即可倍增

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

20^#

发表于 2016-3-22 11:11 | 只看该作者

也可以用计数器

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

zhangjichao1019

该用户从未签到

21^#

发表于 2016-3-24 21:30 | 只看该作者

wzichen 发表于 2011-3-6 08:26
0 V9 [3 _ q/ R* s2 A1 o( t8 EPLL

clock wizard 就可以了

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

还有一些帖子被系统自动隐藏，点此展开

12 / 2 页

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-28 14:54 , Processed in 0.109375 second(s), 18 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表