基于CPLD的三相多波形函数发生器设计论

BeardRen

摘    要

直接数字频率合成(Direct]直接数字频率合成(Direct]整个设计采用MAX+ plus II开发平台，VHDL编程实现，基于可编程逻辑器件cpld设计多波形信号发生器。用VHDL编程实现，其设计过程简单，极易修改，可移植性强。系统以CPLD为核心，采用直接数字合成技术，辅以必要的模拟电路，构成一个波形稳定，精度较高的函数信号发生器。系统的特色在于除晶体振荡器和A/D转换外，全部集成在一片CPLD芯片上，使系统大大简化。它可输出频率、幅度可调的正弦波、三角波、方波。另外由于CPLD具有可编程重置特性，因而可以方便地更换波形数据，且简单易行，带来极大方便。

     

关键词：信号发生器设计；三相；VHDL；CPLD；MAX+ plus II

1 引 言

现代电子技术的核心技术是EDA（Electronic Design Automation）。EDA技术就是依赖强大的电子计算机在EDA开发平台上，对硬件描述语言HDL(Hardware Description Language)系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。

EDA使得电子技术领域各学科的界限更加模糊，更加护为包容：模拟与数字、软件与硬件、系统与器件、行为与结构、ASIC（Application Specific Integrated Circuit,专用集成电路）与FPGA（Field Programmable Gate Array）等。

EDA技术在21世纪得到的很大进步，例如更大规模的FPGA和CPLD（Complex Programmable Logic Device）器件的不断推出；软硬件IP核(Intellectual Property)在电子行业的产业领域、技术领域和设计应用领域得到进一步的确认；系统级、行为验证级硬件描述语言(System C)的出现，使复杂电子系统和验证趋于简单。

硬件描述语言VHDL[全名是VHSIC(Very High Speed Integrated Circuit) Hardware Description Language是EDA技术的重要组成部分,由美国国防部发起创建，由IEEE (The Institute of Electrical and Electronics Engineers)进一步发展并发布，是硬件描述语言的业界标准之一。

VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。

VHDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，VHDL支持各种模式的设计方法：自顶向下与自顶向上或混合方法，在面对当今电子产品生命周期缩短，需要多次重新设计以融入最新技术、改变工艺等方面，VHDL具有良好的适应性。

向器件作编程或适配习惯上叫做下载，这要通过下载软件平台或者下载电缆实现。这是设计过程中的重要步骤，可以利用MAX+PLUSⅡ软件在计算机上完成设计并下载到目标器件中。EDA工具软件大致可以分为5个模块：设计输入编辑器，仿真器，HDL综合器，适配器，下载器等。

Direct Digital Synthesis(DDS)是20世纪60年代末出现的第三代频率合成技术。该技术从相位概念出发，以时域采样定理为基础，在时域中进行频率合成，它以可编程逻辑器件(CPLD)作为控制及数据处理的核心，将存于Flash ROM的波形数据用D/A

附件下载：

游客，如果您要查看本帖隐藏内容请回复

# m  r; p* R) P- @! S& \& M

crime

VHDL语言具有很强的电路描述和建模能力