用过xilinx pcie IP的请进来

cuizehan

我现在在做DMA的时候遇到一个问题。
& G2 t$ @9 S# f- U' H. Z
发现构造的FPGA构造的memory write requeset TLP可以写进PCIe核，可以看到trn_tbuf_av不断的减小。
  s# ]2 M1 b2 o6 c; A5 i
但是减小到0之后，在0和1之间震荡几次，就一直为0了，也就是TLP一直存在PCIe核的缓冲区里，并没有发出去。

bus_master_enable为1，应该可以发送memory write requeset TLP的啊。

( D8 l$ m. A( o7 {9 h谁知道这是哪的原因？