找回密码
 注册
关于网站域名变更的通知
查看: 1780|回复: 0
打印 上一主题 下一主题

用过xilinx pcie IP的请进来

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-8-22 12:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我现在在做DMA的时候遇到一个问题。# V8 A3 ?; Q8 s) X4 z* w6 U# g" r% Q' h
' f1 ]3 R- @% d) \
发现构造的FPGA构造的memory write requeset TLP可以写进PCIe核,可以看到trn_tbuf_av不断的减小。
% `" T4 n' n( j, {* _; b5 |# j% T5 x6 U- b; {
但是减小到0之后,在0和1之间震荡几次,就一直为0了,也就是TLP一直存在PCIe核的缓冲区里,并没有发出去。* ]* ~3 ?. Z8 n0 ?
/ j9 Q/ z+ `" `7 _% T6 |7 m3 M0 ]% l
bus_master_enable为1,应该可以发送memory write requeset TLP的啊。
# O1 e* L8 @0 B
6 e6 K5 a6 f/ e谁知道这是哪的原因?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-28 17:36 , Processed in 0.187500 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表