用过xilinx pcie IP的请进来

cuizehan

我现在在做DMA的时候遇到一个问题。

发现构造的FPGA构造的memory write requeset TLP可以写进PCIe核，可以看到trn_tbuf_av不断的减小。
% `" T4 n' n( j, {* _
但是减小到0之后，在0和1之间震荡几次，就一直为0了，也就是TLP一直存在PCIe核的缓冲区里，并没有发出去。

bus_master_enable为1，应该可以发送memory write requeset TLP的啊。
# O1 e* L8 @0 B
6 e6 K5 a6 f/ e谁知道这是哪的原因？