请教三态缓冲器输出高低电平问题

xuyan1995

如图，电路描述如下：OE使能，输入悬空，输出接上拉电阻，         1.上电测试，在输入端悬空情况下，输出端测得低电平，但实际输出端是上拉的，而且OE脚是使能的；
         2.改进电路，在输入端加上上拉电阻，上电测试，当输入端由高电平变为低电平时，输出端也由高电平变为低电平。
' P+ @8 W. _! b6 p# h7 o问题：1中为什么输出端是低电平？是因为OE使能情况下，输入端是悬空，处于不定状态？
$ @' l- s. L6 E% Z/ u) c5 ^3 R请教各位

/ Z$ x' |/ L0 \, Z+ `. Q; I5 `

ColdDew

74LVC224A是一个CMOS器件，CMOS器件引脚不允许悬空，悬空为不定态，必须接加上拉或者下拉电阻。如果是TTL器件就不一样了，TTL器件引脚悬空是高电平。

xuyan1995

ColdDew 发表于 2020-6-28 22:32
9 R( h! C" ?: [/ A8 S  M: [  C; L74LVC224A是一个CMOS器件，CMOS器件引脚不允许悬空，悬空为不定态，必须接加上拉或者下拉电阻。如果是TTL器 ...

* @" C) R0 K1 R* q1 W4 t感谢楼主的解答
3 Q+ L% A1 t) @