GPIO口采集高低电平，压降很大咋回事

wuke8

我想用FPGA的GPIO口采集高低电平，但是我用电源给一个3.3V的电平，电源限流10mA,接到GPIO口上只有0.8V,这是咋回事，需要怎么设置FPGA板，具体到verlog语句怎么写，小白一枚，，请大师赐教
9 V% J0 a. }$ _( s0 F

outline9

大哥，这玩意儿不是这么玩的。
- W% V( `8 X/ `" i4 u5 \//------
. i1 ^8 n! P/ M8 j01.电流限流10mA这一点非常牛。
02.FPGA输入引脚，其内部通过门电路“接地”，此时的0.8V是门电路对地电压，不是引脚的输入电压。输入电压就是你设置的3.3V。
（这句话说的可能有点不像人话，凑合理解一下）对于3.3V的引脚，好像2.0V以上是逻辑1，1.2V以下是逻辑0。
03.想看GPIO口输入的逻辑电平高低，可以测量代码设定的对应输出引脚（输出引脚驱动能力也是10mA）。万用表或者示波器测量都可以。还可以使输出引脚连接LED（led需焊接限流电阻，一般470/560/1K都可以）。
04.FPGA的引脚驱动能力及电平设置，都在软件里。厂家不同，设置具体细节也不同。
! h+ K- p  S( o1 E$ g一般，在引脚分配的图形界面可以设置。

wuke8

outline9 发表于 2020-6-17 20:09
大哥，这玩意儿不是这么玩的。
//------
01.电流限流10mA这一点非常牛。

非常感谢