LPDDR3仿真问题

aragorn1016

DDR批量仿真时碰到附件显示的问题，请问出在什么地方问题？怎么改？多谢了！

oostilloo

aragorn1016 发表于 2020-6-8 09:02
Hyperlynx  附件是控制器的IBIS模型，请给看看有没问题，多谢了

* B/ C) S& L3 g9 U; Q5 }6 b" l我的意思是，这个不是模型的问题，是你设置时候模型选择的问题，ODT Enable应该选择带ODT的模型，ODT Disable应该选择关闭ODT的模型，你现在两种情况下都选择的是ODT120，所以仿真软件在提醒你核对一下模型选择是否OK

oostilloo

这是什么仿真工具，按照我的理解，ODT Disable和ODT Enable时候的模型应该是不一样的，现在两个都是ODT120，软件认为逻辑有问题

hyxs714154

什么软件

wugaojian1016

hyxs714154 发表于 2020-6-5 21:16
- J7 v/ O# k  Z; _+ d什么软件

Hyperlynx9.4.1

aragorn1016

oostilloo 发表于 2020-6-5 17:40
! T( c2 L' @6 p# n# C" s; T& E这是什么仿真工具，按照我的理解，ODT Disable和ODT Enable时候的模型应该是不一样的，现在两个都是ODT120 ...

Hyperlynx  附件是控制器的IBIS模型，请给看看有没问题，多谢了

aragorn1016

oostilloo 发表于 2020-6-8 09:27
2 P, \% `& r, \/ c- R, V2 X6 j我的意思是，这个不是模型的问题，是你设置时候模型选择的问题，ODT Enable应该选择带ODT的模型，ODT Dis ...

6 J7 |8 J4 q* d  S8 ?2 G  模型里面是这样的，看起来没得选，是不是需要修改模型？

wengcq

你看看P1，M3，K5是不是对应的差分信号的P脚，如果不是就放第2列

aragorn1016

wengcq 发表于 2020-6-10 16:58
你看看P1，M3，K5是不是对应的差分信号的P脚，如果不是就放第2列

, P2 _) P! d4 E确认了，三个都是P脚

wengcq

是不是差分信号模型被放在两个不同的model selector里了？hyperlynx的DDR wizard对IBIs的要求很严格，经常会出现各种问题，很让人头痛

oostilloo

aragorn1016 发表于 2020-6-10 17:10
确认了，三个都是P脚

4 u: R( U4 Q2 f6 j8 C' p  z8 {这个模型有点类似FPGA的模型，只列出了所支持的模型，但是没跟管脚对应，也没做model select，所以需要手动修改管脚和对应模型，麻烦的很。。。LPDDR3差分是有ODT120和ODT240可选

/ r; s$ u* R3 FDIOP     -   Differential Ended P IO for DQS and CLK
DION     -   Differential Ended N IO for DQS and CLK
- p; [& S6 r2 d! [+ m" r; ^5 A4 jDS34     -   Output Termination of 34 ohm
2 F9 ]) J6 d: c5 {; bDS40     -   Output Termination of 40 ohm
DS48     -   Output Termination of 48 ohm
DS60     -   Output Termination of 60 ohm
! c( W  G) f8 i4 N5 O9 M! i: VDS80     -   Output Termination of 80 ohm
0 A. e: w+ c/ h+ h3 aDS120    -   Output Termination of 120 ohm
" C; A! o3 a6 T; O7 a. V4 r$ nODT40    -   Input termination of 40 ohm  
0 D2 {% O( s, f; f3 g" Z" ~ODT60    -   Input termination of 60 ohm
ODT120   -   Input termination of 120 ohm
) h7 `% q$ N! A' d# cODT240   -   Input termination of 240 ohm

" u( d  g- V- Y' ~

80     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 0.0000mohm 0.0000nH 0.0000pF
81     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 0.0000mohm 0.0000nH 0.0000pF
P1     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
R1     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
& ?$ b1 s  t4 W, J/ D% wM3     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
N3     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
K5     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
6 W8 S0 K( H( \9 aL5     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
82     LPDDR3_DIOP_DS34_ODT240               LPDDR3_DIOP_DS34_ODT240 0.0000mohm 0.0000nH 0.0000pF
83     LPDDR3_DION_DS34_ODT240               LPDDR3_DION_DS34_ODT240 0.0000mohm 0.0000nH 0.0000pF
! A, N9 z5 t2 q6 A6 G84     LPDDR3_DIOP_DS40_ODT120               LPDDR3_DIOP_DS40_ODT120 0.0000mohm 0.0000nH 0.0000pF
85     LPDDR3_DION_DS40_ODT120               LPDDR3_DION_DS40_ODT120 0.0000mohm 0.0000nH 0.0000pF
86     LPDDR3_DIOP_DS40_ODT240               LPDDR3_DIOP_DS40_ODT240 0.0000mohm 0.0000nH 0.0000pF
4 Z$ a3 H. v+ H* P. x/ H87     LPDDR3_DION_DS40_ODT240               LPDDR3_DION_DS40_ODT240 0.0000mohm 0.0000nH 0.0000pF
( P0 Y( i3 D' \# N- K+ R88     LPDDR3_DIOP_DS48_ODT120               LPDDR3_DIOP_DS48_ODT120 0.0000mohm 0.0000nH 0.0000pF
89     LPDDR3_DION_DS48_ODT120               LPDDR3_DION_DS48_ODT120 0.0000mohm 0.0000nH 0.0000pF
. b2 L: _, [( N% h, N1 ]90     LPDDR3_DIOP_DS48_ODT240               LPDDR3_DIOP_DS48_ODT240 0.0000mohm 0.0000nH 0.0000pF
91     LPDDR3_DION_DS48_ODT240               LPDDR3_DION_DS48_ODT240 0.0000mohm 0.0000nH 0.0000pF
92     LPDDR3_DIOP_DS60_ODT120               LPDDR3_DIOP_DS60_ODT120 0.0000mohm 0.0000nH 0.0000pF
93     LPDDR3_DION_DS60_ODT120               LPDDR3_DION_DS60_ODT120 0.0000mohm 0.0000nH 0.0000pF
94     LPDDR3_DIOP_DS60_ODT240               LPDDR3_DIOP_DS60_ODT240 0.0000mohm 0.0000nH 0.0000pF
$ h$ J& x: Y; Z. V: B95     LPDDR3_DION_DS60_ODT240               LPDDR3_DION_DS60_ODT240 0.0000mohm 0.0000nH 0.0000pF
* Y9 p+ i: N0 c5 N96     LPDDR3_DIOP_DS80_ODT120               LPDDR3_DIOP_DS80_ODT120 0.0000mohm 0.0000nH 0.0000pF
( ?1 j- C. h* e, |1 s& L: Y" M97     LPDDR3_DION_DS80_ODT120               LPDDR3_DION_DS80_ODT120 0.0000mohm 0.0000nH 0.0000pF
' e2 T4 e' X$ v3 _8 N* M98     LPDDR3_DIOP_DS80_ODT240               LPDDR3_DIOP_DS80_ODT240 0.0000mohm 0.0000nH 0.0000pF
99     LPDDR3_DION_DS80_ODT240               LPDDR3_DION_DS80_ODT240 0.0000mohm 0.0000nH 0.0000pF  


6 ~. K5 _1 B7 x/ Y, H" [" f
修改的时候只添加了P1/R1那几个管脚对应的模型，而且都是ODT120的
% x( ~% i/ |* u  F2 P# R/ |: W7 x- i

望见

我在仿真的时候也出现这个报错的，我点忽略了，最后出结果也是PAss的。你最终有解决吗？

wengcq

哦，重新看了一下，你的driver和receiver用的是同一个model？对于driver来说，model类型应该是output或IO，对于receiver来说是input，需要先确认model类型是否用对