高速板材应用案例

thinkfunny

某单板为芯片测试验证板，其中需要满足阻抗及损耗的一些要求，同时交期也很紧张，另外客户还限制了线宽要求，部分要求如下：

• 高速信号部分有12.5Gbps Interlaken信号、QPI、PCIe3.0信号(后面有兼容PCIe4.0的要求)，另外还有10.3125Gbps到光口信号；
  ) j: T- A& }2 x" c4 w
  5 }% k* T/ c! G9 _- ^( x$ V

• 高速信号损耗要求：
  -0.8dB/inch@4GHz,-1.6dB/inch@8GHz
  

• 差分信号阻抗控制有85ohm、90ohm和100ohm，单端按照50ohm控制，阻抗及线宽控制表如下表1所示;
  $ w, |* N/ z8 \

• 4通道ddr4信号；
  8 U# p4 O8 Z/ {& P: X- ]

• 小电压大电流的电源较多，其中0.95V电源最大电流80A;
  

• 24层板且板厚小于2.8mm;
  
  1 A$ R; H, R/ @

  
  ; @# _# y( [9 N/ w( a& M) c  m

表1、阻抗及线宽要求
  V) ?5 U  w8 i/ E' G  d: s

在仿真介入前，原始设计叠层使用的是普通FR4材料，如S1000-2,IT180A等，叠层如下图1左边所示（最终确定使用22层）。

图1.原始层叠及损耗评估

在上图叠层的基础上我们可以看到4GHz时的单位长度损耗已经不能满足要求了，同时在8GHz时的损耗裕量也较小，所以至少需要选择中损耗的板材才能满足损耗要求。如下表2和表3为某中损耗板材的材料参数。

9 Q) o/ V4 I! v$ v; j+ {
2 S# |0 g7 y, ?, s1 B# L; V% FThin core Standard Construction List
* f; E4 k  g: K' } 表2、 core参数

/ |8 V7 |( \6 J# ^' e0 U
8 o. \$ D! s3 z8 }, a) U7 W, z- j& ePrepreg Standard Construction List
3 |; j# ~+ x2 S6 r: F, ^
! w4 s* }4 k: D  { 表3、 PP参数
0 q+ }# N9 [8 _- r
8 ~) J5 C( |) y3 |; S
5 J6 ~8 g" Z' ]& o" d+ W/ |* t按照上面表2和表3的材料参数，在线宽固定的情况下，计算的阻抗如下所示。

* T: f4 |8 L( C8 k8 [$ ]5mil线宽的50欧姆单端阻抗计算如下。
5mil线宽需要调整到3.5mil才能满足50ohm的目标阻抗，调整会比较大，加工可靠性差。
& d6 X. C, E% i5 B$ z9 n) E& s: t
6 }& r% Y3 N2 x$ w" Y4.2/10mil的100欧姆差分阻抗计算如下。
4.2/10mil的差分线需要调整到3.5/11.5mil才能控制100ohm的目标阻抗，调整也会比较大，加工一致性差。


; c- Q9 D2 u. b" t9 [/ g( I+ K7 R6 m4.5/8mil的差分90欧姆阻抗计算如下。
7 n. R6 U, P; d$ V. D2 r8 T 离目标阻抗90ohm有一定的偏差，还是需要调整才能满足要求。

" A! N7 u# b$ F2 d/ S* a% [
上面的计算总体来看需要满足阻抗要求，必须把线变细，这样调整会较大，采用如下某low Dk的材料，材料参数如下表4所示。

Thin core Standard Construction List
* F8 B2 h$ |' T4 E+ V
PrepregStandard Construction List

5 b1 C; E: @$ z+ y$ v6 c2 s! S3 Y* v 表4、 某low Dk材料参数


7 p4 t( c8 r, a3 _# z1 K采用该low Dk的材料后，在线宽线间距不变的情况下，计算的阻抗如下所示。
/ c% E6 o5 z" X( _' K
2 o0 K% U+ k9 \6 A' t  ] 5mil的线宽，只要微调就能满足50ohm的单端目标阻抗标准。

! E# C. t. _) [2 k  N
# T, D- J, g" W) ] 4.2/10mil的100欧姆差分线阻抗可以很好的满足100ohm的标准，不需要额外调整。
4.5/8mil的差分线只需要微调阻抗就能满足90ohm的标准。


以上计算可知在要求的线宽条件下，使用low Dk的板材在加工时基本不需要过多的额外调整就可以满足阻抗要求。
( o' g) E" Y1 r8 V4 G1 p

根据新的材料，调整叠层如下图2右所示。

8 h$ y* C' J6 O+ P! g9 A! k. D 图2.最终调整叠层

7 E0 c* \: g' H- l! P' O$ k
* P" D& W0 T  l/ _) q- \2 ?上面叠层在之前的基础上指定了玻纤类型，同时由于厚度的限制，该叠层使用了阴阳铜箔的芯板(使用阴阳铜箔的芯板时需要注意交期可控)。Low Dk材料的损耗曲线和原始FR4的损耗对比如下图3和图4所示。
+ {, X0 E6 V8 u! T7 t7 N* q
图3.QPI信号评估
  h8 W( _9 |; l- x- Q
! y: ^5 d( t& ^# d% t& h( y& E% v 图4.PCIe3损耗评估
9 G- F" ?$ T: f, [1 U
/ }3 a: C. R0 u- E3 g& q' _6 K
可知通过不同的板材选择，主要是为了满足阻抗、损耗及板厚等要求，不同的要求可选择的材料也是不一样的，此项目是在不计较成本，需要最快的交期的情况下的一个例子，在条件变化的情况下还有其他的选择，所以本例只是作为一个参考。
2 Q  {: k% P- @
, N7 g3 K* K  h) i8 T# p, Y5 v

xiaogegepcb

高速板材应用案例

04053308

感谢分享