高速板材应用案例

thinkfunny

某单板为芯片测试验证板，其中需要满足阻抗及损耗的一些要求，同时交期也很紧张，另外客户还限制了线宽要求，部分要求如下：

• 高速信号部分有12.5Gbps Interlaken信号、QPI、PCIe3.0信号(后面有兼容PCIe4.0的要求)，另外还有10.3125Gbps到光口信号；
  
  - W( P- P; U: k1 j

• 高速信号损耗要求：
  -0.8dB/inch@4GHz,-1.6dB/inch@8GHz
  

• 差分信号阻抗控制有85ohm、90ohm和100ohm，单端按照50ohm控制，阻抗及线宽控制表如下表1所示;
  

• 4通道ddr4信号；
  + G6 g/ T: s5 y1 Z9 r" m

• 小电压大电流的电源较多，其中0.95V电源最大电流80A;
  

• 24层板且板厚小于2.8mm;
  5 B& o- L) L7 W' P6 A3 S; F; u
  

  
  9 H) i9 Q0 O0 G) L/ B

表1、阻抗及线宽要求

: d& t# Q$ B6 W% w
# m9 u, \3 x8 N. h2 n; r; P0 J* Y在仿真介入前，原始设计叠层使用的是普通FR4材料，如S1000-2,IT180A等，叠层如下图1左边所示（最终确定使用22层）。
- X( L2 j4 V: m+ O  U8 G
图1.原始层叠及损耗评估
8 `+ t, P4 r- j: \: y( Z& q2 r
在上图叠层的基础上我们可以看到4GHz时的单位长度损耗已经不能满足要求了，同时在8GHz时的损耗裕量也较小，所以至少需要选择中损耗的板材才能满足损耗要求。如下表2和表3为某中损耗板材的材料参数。
. d) {& B* X8 l* C( ]8 x, k
4 T/ o. r: ]$ [( |0 ^+ e! r
Thin core Standard Construction List
表2、 core参数

' G% L) ~4 {# [) C
/ p4 _  U* F9 G: }Prepreg Standard Construction List

表3、 PP参数

6 e' S1 I" ^, t2 g) V( p3 M) X
* Q) j( H* G9 x6 f9 t按照上面表2和表3的材料参数，在线宽固定的情况下，计算的阻抗如下所示。
/ B' [* H% l9 x, H
" S9 ?9 M6 B* @$ D6 V0 a$ G  Y5mil线宽的50欧姆单端阻抗计算如下。
( V6 J! q6 l2 @+ V7 I 5mil线宽需要调整到3.5mil才能满足50ohm的目标阻抗，调整会比较大，加工可靠性差。
9 r3 Z5 q5 e0 J# Q3 y% `
2 v2 Z, a1 q* c2 t, O4.2/10mil的100欧姆差分阻抗计算如下。
2 {4 b) ~* N/ ?3 ~1 Z 4.2/10mil的差分线需要调整到3.5/11.5mil才能控制100ohm的目标阻抗，调整也会比较大，加工一致性差。
0 M9 Z0 Q9 y: T" R. }

4.5/8mil的差分90欧姆阻抗计算如下。
2 G) S  m9 c! B3 V4 V- p 离目标阻抗90ohm有一定的偏差，还是需要调整才能满足要求。
1 m; s8 j. N2 {) X3 O3 p

6 s; r$ k/ q6 r; _+ d# F2 }  V上面的计算总体来看需要满足阻抗要求，必须把线变细，这样调整会较大，采用如下某low Dk的材料，材料参数如下表4所示。

9 |  T, s2 o5 U  B4 L, p6 XThin core Standard Construction List

PrepregStandard Construction List
% [& r5 Y1 e# c! \9 R$ ~
2 O; Z: {& @& r. q/ f 表4、 某low Dk材料参数
8 \1 L$ C  f4 A
/ Z! _# L" e* `( \: i2 A1 S
. ^1 _/ P. ^5 r1 e+ q8 {2 M采用该low Dk的材料后，在线宽线间距不变的情况下，计算的阻抗如下所示。

5mil的线宽，只要微调就能满足50ohm的单端目标阻抗标准。

, Y. T& \  R8 E! T1 E$ V# g0 T- Y# p& q
6 j0 h8 T; s. w' k; U 4.2/10mil的100欧姆差分线阻抗可以很好的满足100ohm的标准，不需要额外调整。
4.5/8mil的差分线只需要微调阻抗就能满足90ohm的标准。


以上计算可知在要求的线宽条件下，使用low Dk的板材在加工时基本不需要过多的额外调整就可以满足阻抗要求。

3 ?* m- g+ D; c4 |# I5 l
根据新的材料，调整叠层如下图2右所示。

- k  J  ^0 i, s/ {! h* L/ V 图2.最终调整叠层
1 D5 w7 ?6 f8 b1 K/ I1 ^6 k

! y7 d* R; y" m/ `$ }2 ]- H" n2 J上面叠层在之前的基础上指定了玻纤类型，同时由于厚度的限制，该叠层使用了阴阳铜箔的芯板(使用阴阳铜箔的芯板时需要注意交期可控)。Low Dk材料的损耗曲线和原始FR4的损耗对比如下图3和图4所示。

图3.QPI信号评估

图4.PCIe3损耗评估
& W) ~- u# a( o: H) C& N- ?
, G) K9 F+ r- z: W) R5 a
: r" |$ @5 q* c" K1 \可知通过不同的板材选择，主要是为了满足阻抗、损耗及板厚等要求，不同的要求可选择的材料也是不一样的，此项目是在不计较成本，需要最快的交期的情况下的一个例子，在条件变化的情况下还有其他的选择，所以本例只是作为一个参考。

4 a+ f4 N: D6 p) f* f$ ]

xiaogegepcb

高速板材应用案例

04053308

感谢分享