原理图导入PCB之后元器件堆叠怎么解决

小小鲁班

AD10在由原理图导入PCB之后，由于原理图中器件过多，导致导入PCB之后器件排布不开，有部分元器件层层叠叠的堆在了一起，密密麻麻难分彼此，甚至有些出界了，请教各位怎么设置

llbnmo

我知道出界怎么设置,
; v6 D9 K' \: x) U- s5 mPCB---点击选择-----Outside Board  Components

lupkpu9

全选之后按住鼠标左键来整体向左拖动，另外还可以ctrl+a 全选 ，然后执行下图命令后，用鼠标在pcb中你觉得合适的位置画框即可

Uifhjvv

我也遇到过这个问题，很实用

小小鲁班

lupkpu9 发表于 2020-5-29 16:25
全选之后按住鼠标左键来整体向左拖动，另外还可以ctrl+a 全选 ，然后执行下图命令后，用鼠标在pcb中你觉得 ...

明白了，谢谢大佬
) e1 d+ Q7 i5 z

kmsj

实在搞不清楚楼主说的“原理图导入PCB之后”的这个“导入”是什么意思？从Protel99之后的软件，原理图到PCB有两种方式，一是原理图生成网络表，PCB导入网络表，这种情况下导入网络表之后的封装是堆在一起的，二是原理图更新PCB，这个操作从来没有听说过封装会堆在一起，从Protel98之前的软件，原理图到PCB只有有一种方式，就是原理图生成网络表，PCB导入网络表，封装肯定是堆在一起，如果楼主还在通过网络表导入PCB封装，就改成更新PCB就可以了，而不是通过网络表导入PCB封装又想办法移开。