GPIO口采集高低电平，压降很大咋回事

wdsdswwaaa

我想用FPGA的GPIO口采集高低电平，但是我用电源给一个3.3V的电平，电源限流10mA,接到GPIO口上只有0.8V,这是咋回事，需要怎么设置FPGA板，具体到verlog语句怎么写，小白一枚，，请大师赐教

inkee

大哥，这玩意儿不是这么玩的。
6 ~* S' S  u( H8 i. E' ]//------
01.电流限流10mA这一点非常牛。
02.FPGA输入引脚，其内部通过门电路“接地”，此时的0.8V是门电路对地电压，不是引脚的输入电压。输入电压就是你设置的3.3V。
) T+ F  v. D( @1 n% `6 E（这句话说的可能有点不像人话，凑合理解一下）对于3.3V的引脚，好像2.0V以上是逻辑1，1.2V以下是逻辑0。
% [. H. e0 h, W' |, o03.想看GPIO口输入的逻辑电平高低，可以测量代码设定的对应输出引脚（输出引脚驱动能力也是10mA）。万用表或者示波器测量都可以。还可以使输出引脚连接LED（led需焊接限流电阻，一般470/560/1K都可以）。
04.FPGA的引脚驱动能力及电平设置，都在软件里。厂家不同，设置具体细节也不同。
一般，在引脚分配的图形界面可以设置。

wdsdswwaaa

inkee 发表于 2020-5-18 19:38
大哥，这玩意儿不是这么玩的。
//------
# g( C1 T. X8 l# u8 g+ H01.电流限流10mA这一点非常牛。

, W# E5 w3 W- m8 m: j$ j4 j我的数码管管脚连着GPIO呢，GPIO是低电平时，数码管亮，我理解着那我要是找个外加电源给一个管脚一个3.3V的点压他就应该灭了，但是它没灭，只是稍微暗了一点点，量管退电压是0.8V,我需要改哪，我回复了两张图，你给我看下，这上边需要改动吗
' j- D) n# {8 F1 \+ f

wdsdswwaaa

是这需要改吗？

inkee

wdsdswwaaa 发表于 2020-5-18 19:39
是这需要改吗？

不清楚啊