allegro16.2的SQ串扰仿真（已解决）

lwh123468 · 发表于 2010-6-22 11:15

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 lwh123468 于 2010-6-23 19:38 编辑

allegro16.2的SQ串扰仿真，可以用report来仿,仿真报告设置如下图

在仿真过程中出现如下警告

仿真出的串扰结果为

串扰为0或很小，感觉没仿对，敢问是不是上图的警告的原因？
等待高手指教，谢谢

lwh123468 · 发表于 2010-6-23 09:39

本帖最后由 lwh123468 于 2010-6-24 13:34 编辑

今天按照上述的方法，故意将两根线的间距拉进到最小，仿真后出现了串扰（180mV左右）。然后有将间距拉到大于3W时，串扰消失。证明上述方法可行。
接着顺便仿了下差分线的串扰很小可以忽略；但其反射蛮大的（出现振铃现象）
通过端接电阻100ohm反射得到很大改善。

huzhongmoshui · 发表于 2010-7-14 17:05

no voltage net
还能仿真？

wcn312318697 · 发表于 2011-8-16 19:53

我看不到图片。。郁闷啊

高原唱晚 · 发表于 2020-3-22 22:00

内容很值得学习

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] allegro16.2的SQ串扰仿真（已解决）

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1