找回密码
 注册
关于网站域名变更的通知
查看: 432|回复: 1
打印 上一主题 下一主题

Matlab 硬件代码生成 

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:05
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2020-5-9 15:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    Matlab 硬件代码生成
    ( A1 P: q' b8 E& O
    " ]$ f1 _- U6 o- V
    1.Matlab 硬件代码生成工具的介绍
    9 r7 m+ G! O# ~7 W" y0 ]如果你在用 Matlab 对应用于 FPGA 或者其他 ASIC 现代数字信号处理或者视频和图像处理算法建模仿真,请继续阅读FPGA 给出了通用处理器(GPP)和专用集成电路(ASIC)之间的一个很好的融合方案。GPP 是完全可编程器件,但是在功率消耗和性能上差强人意(必定不是专用的器件啊)。ASIC 用于特定的功能在功耗和性能上有优势,但是需要经历及其昂贵的开发设计过程。FPGA 同样也用于 ASIC 的原型设计验证过程中和软件开发中。' T5 i# o4 A7 p* u

    - ]1 t2 ]: m/ L: ]

    - j, D  u# q/ `1 }' H/ M' ?* P在应用 FPGA 替代传统处理器对新的算法进行的原型验证的过程中,要求高吞吐率、高性能的应用场合越来越多。多数算法在 Matlab 中业已实现,同时也有相应的可视化分析测试功能。当目标是为了 FPGA 或者 ASIC 设计中,不得不把Matlab 算法手动地转化为 HDL 代码。1 N" C& y8 l/ W: ~" w+ w
    / W+ C$ f' i( z8 v

    0 M3 g2 ^) |+ ~! h$ k' y/ x% Q对于多数谙熟软件设计的编程者来说,掌握硬件 FPGA 开发设计过程是一种挑战。与软件算法开发不同,硬件开发需要设计者“并行思考”。其他的困难例如:学习 VHDL 或者 Verilog 语言、掌握 FPGA 生产商提供的开发软件、理解诸如“多循环路径”、“延迟均衡”术语。
    + D* A5 ~  Q5 B  R7 Y! b* W1 t/ U+ H5 l& _
    游客,如果您要查看本帖隐藏内容请回复

    , c! S' c2 I; k0 r' x* b: h
  • TA的每日心情
    开心
    2023-6-12 15:40
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2020-5-9 16:27 | 只看该作者
    硬件 FPGA 开发设计太难了
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-23 09:32 , Processed in 0.109375 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表