请教问题（fpga）

cwfang

现在想要设计一个原理图，ad输入，da输出。
其中ad芯片输出的是lvds信号（500M），给一个高速FPGA（信号的频率会降到250M)，然后高速fpga给一个大容量的fpga，接着信号（250M)又给另一个高速fpga。然后输出lvds信号（500M）给da芯片。
, _$ v, F' V$ @7 K  I
+ q% @8 G+ I, A8 C& c* S现在想问的是高速fpga输出的是lvds信号还是普通的ttl信号好实现？

cwfang

回复 1# cwfang

% Q9 f& n" |* o( ]  e7 [" m$ ^' H/ z
$ {% W1 P7 u4 y    这个问题怎么没人响应呢

weign

信号降到250M,你是打算做拼字处理吗?给一个大容量FPGA,接着又给另一个高速FPGA...看不明白,为什么不直接使用一个大容量的FPGA呢?如virtex5系列...
; a) ]& Q- `3 }4 |. |2 _. A
9 L* m2 E" x) {使用lvds电平....

cwfang

回复 3# weign
1 G% X& A7 s0 I% o3 b6 |& J

5 A; i3 y$ H. B, g) T0 u. c    高速FPGA只用来处理信号，不占用内部资源。而大容量FPGA相当于一个RAM。如果只用一个大容量的FPGA，我们已经做了一板了，只能达到200M。用的芯片是stratix2的片子

uestczgm

那么高频率自然用lvds了

weign

回复 4# cwfang
9 C- h" [" f  b! F

' Z- ^; w, {9 r" Y  L! t, ?) `   感觉很浪费...altera的片子只用过cyclone3,跑过400MHz,没问题...

cwfang

回复 6# weign
  s9 V  W/ n* P+ F

& x: P0 k. K( F, b2 T    IO的速率能达到，没问题的。只是内部处理的时候，速度达不到

weign

回复 7# cwfang
/ C' a" k- A, l: G4 [0 {

6 C# _% _- r3 {- M  |" n   我是做硬件的,FPGA代码偶尔才写...尝试使用片内总线做高速互联,数据分模块同步处理,再在模块中使用流水线式处理,注意单位模块cash的算法...不知道这个提议是否有帮助

cwfang

回复 8# weign

& }7 u0 c# t; p7 p. I
. ]% i, }$ a$ c. l9 R   恩， 谢谢哦！