EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
everspin在此生产基于180nm，130nm和90nm工艺技术节点的MRAM产品。产品包装和测试业务遍及中国，台湾和其他亚洲国家。在平面内和垂直磁隧道结（MTJ）STT-MRAM位单元的开发方面处于市场领先地位。! t6 d2 x; G" E/ Y
9 t! x1 a) l# z& q7 {7 d4 s- _7 R
EVERSPIN的SPI产品系列中增加了具有2mm底部裸露焊盘的新型DFN8封装。这种新封装允许该器件既可用于JEDEC标准SOIC-8引脚又可用于DFN8 PCB焊盘图案。图1显示了典型的SOIC-8 PCB焊盘图案。
4 s8 \, {) H% e9 [
2 h. a' F! f1 a! W$ Y6 j一些Everspin客户对Everspin“ DC” DFN封装的裸露底部焊盘（4.1mm焊盘）与SOIC-8封装的PCB焊盘之间的边际间隙表示担忧。 Everspin的新型2mm裸露焊盘DFN-8封装缓解了这种担忧。
2 ]; m5 S- t9 l$ o3 k5 j
( b# \3 B( z7 I5 x3 |/ G/ s+ G- _+ G6 P" E1 D
图1代表了JEDEC标准SOIC-8封装的近似尺寸和建议的PCB焊盘图案（注意：以下尺寸为近似值，可能因供应商而异）
* W) d2 c1 @7 T; a / g* E N O8 q7 t
图2和图3分别是Everspin MR25HxxxDC（4.1mm裸露的底部焊盘）和MR25HxxxDF（2.0mm裸露的底部焊盘）的封装尺寸。由于MR25HxxxDC的4.1mm裸露底垫与SOIC-8 PCB焊盘图案之间存在边际间隙，因此具有2.0mm裸露底垫（MR25HxxxDF）的新封装已获Everspin批准生产，并且与JEDEC兼容标准SOIC-8和DFN-8焊盘图案。较小的底垫在底垫和SOIC-8的PCB焊盘图案之间提供足够的间隙。
$ L% Y: W5 b; J# u ! y9 B9 p+ u3 z) U. S% k, w7 d F
' k: i A5 S, I' ?' E
图2-Everspin MR25HxxxDC封装的封装尺寸 6 f3 m. ~, S' g1 Z% {3 L4 F
, R1 x& f6 @ g6 x9 c
图3-Everspin的MR25HxxxDF封装的封装尺寸2 S. K/ _ C2 o% Q/ [7 _
# w) S0 w) }- E8 j$ e: x8 ~; K/ ~# r
6 y! `' @" a$ _% M" _
; K/ A. h0 D+ i' y1 H6 E4 ~ | 
/1 
发表于 2020-4-14 14:26
收藏
淘帖
支持！
反对！