在过孔当道的情况下，高速DDR4信号该何去何从？

uperrua

9 [  S$ O% j6 h0 X- J0 h% Y  t* C
3 M+ O# S4 v" l6 I" s

对！我们DDR的文章绝对占据很大的一部分篇幅，主要是因为应用的场景实在太多，几乎每个板子上都会有形形色色的DDR系统，从一个颗粒到几十个颗粒，从颗粒版本到DIMM版本，覆盖了我们80%以上的板子。所以在本期的DesignCon文章解读中，高速先生为大家带来一篇关于DDR应用的文章，看看DDR的设计极限在哪里哈。
  P+ x0 b+ G$ z' G
今天要给大家分享的文章如下，这次的题目很容易读懂，就叫DDR4通道里，过孔的stub对信号质量的影响分析。
2 o4 @9 v0 z* I. L

那主要肯定是讲过孔stub（残桩）对DDR4的影响咯。首先呢作者对DDR4的信号质量做了一些前提的判定和分析，例如要求通道的插损谐振频率点要大于5倍的时钟频率，按本文分析的3200Mbps来说的话，时钟是1.6GHz，因此要求的谐振频率点必须大于8GHz。
; h1 c* J( A9 O. e9 P. {2 j5 A

好，立马进入正题，看看作者是如何分情况对DDR4通道进行分析的。他们主要对3种不同的场景进行分析，一是颗粒版本的表层走线，那肯定就是没有过孔stub了；二是颗粒版本的内层走线，有过孔stub的情况；三是Dimm版本的内层走线，不仅有过孔stub，还包括了Dimm条连接器这个阻抗不匹配的点。下图就是三种不同case的示意图。
) U# L) J* k, T5 ~4 k

% a. m# Q+ [" q( o7 I$ g, _

既然是详细的研究过孔stub对信号质量的影响程度，那肯定是需要不同的过孔stub长度的比较了。于是本文做了非常非常多的叠层进行分析，过孔stub从14层的52.7mil（内层走线都以L3层出线，分析不同叠层的最长过孔stub的情况）到28层的124.7mil。几乎涵盖了99%的应用需求。

另外，作者还给出了所使用的过孔的一些参数情况和进行3D仿真的模型。

( _, d7 u0 S) h5 ^好，我们一起来看分析的结果吧。

) G7 E% t8 x( n- O* ~首先case1，表层走线，没有过孔stub的情况下，结果比较简单也比较明确，在3200Mbps的速率下信号质量比较好，在-16次方的严格误码率下，眼图仍有比较大的裕量。
, [$ j  N, v& a0 x

那么进行case2的分析了。可以看到，过孔stub长度在73.1mil的时候是一个临界点，这个时候眼图刚好压在-16次方误码率的mask，再往下的话就不能满足该误码率的标准了。

那么case3呢，加上一个dimm条连接器之后的情况又会是如何呢？恩！是的，想到了会变差，但是，是不是没想到差成这样？？

可以看到在Dimm条应用的情况下，50mil以上的stub都是有风险的，过不了-16次方误码率的标准。
# D) B# a. c- H- W2 G& r
% [/ B7 U2 B/ G* y, R进行完眼图的分析后，我们再来看看频域的分析，插损情况的对比。
) |7 q! O3 ^: b0 B: T
# G  `+ W7 B: e首先进行了case2的73mil临界点和83mil不过的两种情况的对比。可以看到虽然只是10mil的差别，但是从下图红色框标出的几个点的损耗情况都有比较大的差异，几乎有30dB的区别。
" @/ C: B( R& [( V2 O& O

而对比53mil的过孔stub长度下颗粒版本和Dimm条应用的情况如下。可以看到Dimm条模式下也会有接近10dB的差异了。
5 S  ^! u: [5 [$ \

最后，作者给出了在不同过孔stub情况下的成功率的预测，非常的直观明了。

. ?. W- h& _% R/ Z$ O, K) k
. n* {% q, k) T4 j

yin123

在过孔当道的情况下，高速DDR4信号该何去何从