6678 SRIO链路信号完整性测试方法的问题

SSWASD

  我已经研究过K1_STK中的SRIO例程，对SRIO的工作方式也很熟悉。现在将DSP板与FPGA板两板通过SRIO 4x进行背板连接，因为FPGA有专门的工具可以通过发送PRBS，然后通过外部物理连接回环TX-->RX测试误码率来验证链路的信号完整性，所以我想进行如下测试：
" ?& j3 K( W* q- |6 @. x        测试路径： FPGA --> DSP SRIO serdes  --> FPGA
0 L- u1 S2 W' g2 n& w        1、STK中的external line loopback工作方式好像满足我的需求，但似乎前提是连接双方必须在SRIO协议基础上建立物理层的连接才可以进行测试。由于FPGA端              并未建立SRIO协议，仅仅通过收发器发送PRBS，在这种情况下是否能使用external line loopback方式来测试链路的信号完整性？
0 F8 ?& u5 f2 V$ D) O        2、查看手册中的SerDes配置部分，发现TX和RX都有loopback的选项，但例程中是在SerDes loopback方式时才使能了两个选项，这时是DSP的内部回环。我                  能否通过SerDes的loopback选项实现上述的测试方法？
        3、有更简单易行的测试方法吗？
0 G' C! [1 P& A4 d; p

STM

1. 这个要通过配置SRIO的Forward的功能实现，不能直接通过Serdes；
1 {- G, L5 |8 c1 O' E7 F2. 有两个内部回环，digital loopback和serdes loopback但是都是内部回环；
+ j4 @0 R/ |+ X, |3. FPGA测做回环更容易吧...