找回密码
 注册
关于网站域名变更的通知
查看: 3683|回复: 18
打印 上一主题 下一主题

关于参考层面/叠构的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-5-6 00:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
以前做服务器主板的时候,每一层信号都会有相应的回流层面。现在做一块ARM的板子,design guideline上给了一个典型的6层板叠构,top/in1/vcc/vcc1/in2/bottom,有一个疑惑,top和bot层的信号不需要参考层面吗。选择最小阻抗为回流路径,那么top和bot比较典型的回流方式是怎样的。9 D& h* f' o0 z- K! M# j/ L4 x* p
在SDRAM的design guideline里面要求microstrip阻抗为90 Ohm +/-10%, 没有参考层面如何控制表层的阻抗6 F1 K2 t' y7 L/ m2 C8 f5 }. S# d

+ ~( a9 b- s) W还有一个问题(问题多多,呵呵)  [$ i* X+ Y8 ^0 c1 F+ V/ E
8层板的stackuo:top/gnd/in1/vcc/vcc1/in2/gnd2/bottom, in1处于gnd与vcc之间,如果调整in1到gnd之间的pp薄些,in1到VCC的core厚些,是不是就可以不考虑in1与VCC的耦合从而不用考虑in1层的信号线在vcc上的跨moat问题了呢

该用户从未签到

2#
发表于 2010-5-6 08:39 | 只看该作者
回复 1# legendarrow
; v" n' B+ t( d, V
. b! N6 I6 }& ~7 a6 {0 p# Z, }* ~  P. _, P0 i
    第一个问题,显然你说的那种叠层,表层和底层尽量不要走线,或者走短线。重要的信号线都走在中间层,有利于信号的回流和控制阻抗。还有你在表层和底层铺上铜,这样也有利于信号回流。如果你想在顶层与底层走线,建议使用下面的叠层:top,gnd,s1,s2,vcc,bottom。不过这种叠层,电源和地的耦合差一些。. U- D7 S. ?5 S" a
   第二个问题信号回流选择的是阻抗最低的路径回流,所以应该选择的是地平面回流,只要地平面是完整的,所以应该不会存在跨分隔,如果不放心,只有仿真试试了

该用户从未签到

3#
 楼主| 发表于 2010-5-6 09:21 | 只看该作者
回复 2# cwfang ! ^# [& |4 N$ t% b# _4 c9 B

- s5 X; Y$ ]- s5 e( z# t非常感谢,这样看来design guideline上也不是全部是对的。 因为他要求top层布线没有参考层面同时还要求对top层的信号做阻抗控制,感觉这是不可能实现的。
7 Z0 x& ?$ N+ J9 d, [$ `! k* }你讲地与电源的耦合度不好,是不是会引起电源阻抗过高,造成电压不稳呢,那么电源与地的耦合式如何改变电源的阻抗的呢,电源的阻抗是如何计算的呢,以前听说在地与电源之间加上decoupling电容会降低电源的阻抗,是通过什么过程实现的,谢谢

该用户从未签到

4#
发表于 2010-5-6 11:05 | 只看该作者
回复 3# legendarrow
" @$ T' x. U0 a' h8 k. G! f
+ D5 C. G$ _9 {  b  s8 r$ _5 @1 X4 p. a# V6 Q+ C
    控制电源阻抗主要是让电源和地尽可能的靠近,然后电源线尽可能的粗,合理使用去耦电容。还要考虑高频下的谐振现象

该用户从未签到

5#
 楼主| 发表于 2010-5-6 11:12 | 只看该作者
回复 4# cwfang
4 |- @: R; }1 l2 k6 ]' \
7 L! y) C/ R$ u; G' ?' \5 V, E% v
2 @. `1 K. D- C; C2 J    有没有一个量化的过程呢,或者说依靠经验,然后再做仿真验证

该用户从未签到

6#
发表于 2010-5-6 15:05 | 只看该作者
回复 5# legendarrow 5 [& `4 d" X2 y+ n8 {4 n6 O" h
; K; Y) u& _8 O: H$ z* W  a6 B
6 U6 C" _% e# y6 ]& W
    其实做仿真是最好的方法,电源完整性仿真

该用户从未签到

7#
 楼主| 发表于 2010-5-6 21:17 | 只看该作者
回复  legendarrow 7 Z# F' I% |6 @" s

7 w5 m5 L( A1 X8 X: g$ F+ [! V: o$ C) O5 r. O+ j) m! I
    其实做仿真是最好的方法,电源完整性仿真% Q' m, C  [4 w$ ]) K
cwfang 发表于 2010-5-6 15:05
! i- d- i5 j/ C4 u8 Z
5 f7 G2 w6 U3 U

9 ?" D% J. t6 ~6 T- O3 e   谢谢了

该用户从未签到

8#
发表于 2010-5-8 08:46 | 只看该作者
电源仿真是用什么软件?

该用户从未签到

9#
发表于 2010-5-8 12:19 | 只看该作者
top层的线也可以参考第3层

该用户从未签到

10#
发表于 2010-5-8 19:53 | 只看该作者
回复 8# ieracll 0 b! p; B: g, T+ f/ u

: H, g* r. f& M9 i$ V1 T: o9 J3 n; N+ m6 j9 j6 a6 F& X! e
    siwave

该用户从未签到

11#
 楼主| 发表于 2010-5-8 21:55 | 只看该作者
top层的线也可以参考第3层
" W- G: X# G' ]9 ECAD_SI 发表于 2010-5-8 12:19

. F# P. x3 u* s' j: _7 f% q) e) o/ t3 B7 d* V
可以吗,呵呵,对这块不太了解,其实如果按照定义,沿着阻抗最小的路径,应该也是第三层。从前都是讲参考相邻层,一下转不过弯

该用户从未签到

12#
发表于 2010-5-11 10:11 | 只看该作者
DDDDDDDDDDDD

该用户从未签到

13#
发表于 2010-5-12 16:35 | 只看该作者
学习,顶

该用户从未签到

14#
发表于 2010-6-2 11:34 | 只看该作者
8层板的stackuo:top/gnd/in1/vcc/vcc1/in2/gnd2/bottom, in1处于gnd与vcc之间,如果调整in1到gnd之间的pp薄些,in1到VCC的core厚些,是不是就可以不考虑in1与VCC的耦合从而不用考虑in1层的信号线在vcc上的跨moat问题了呢/ g1 c1 k  T. G9 n' Q  t1 N
: V  y+ h; t$ m, a9 B$ e
这个想法很好,根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT 问题

该用户从未签到

15#
发表于 2010-6-2 15:23 | 只看该作者
top层的线当然可以参考第3层,这也是控制阻抗的方法之一。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-25 19:43 , Processed in 0.140625 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表