找回密码
 注册
关于网站域名变更的通知
查看: 852|回复: 7
打印 上一主题 下一主题

[Cadence Sigrity] 信号线实际测试电容太大,线宽怎么调整

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-3-26 13:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 tencome 于 2020-3-26 13:48 编辑
. S. Z5 \. W7 _: V9 V7 w+ j
4 L* J( a# T6 ~9 u  r3 ^# V2 l问下老师, 芯片封装完成之后,客户反馈测试时电容太大。
+ Y3 e) H' {' ?5 ^# E3 Y' A$ k目前设计线宽35um,线距35um,线长有6mm左右。 3 c6 x6 r9 f9 y: E  n# ]# z" R$ e
6 S- j) t* n4 n
如果需要修改电路设计,无法更改线长的情况下, 是将信号线的线宽加宽还是减小?  线路与线路直接的距离是否需要加大?
. G; u9 \% ~" a4 s1 x- p( Z  V, Z1 n
  • TA的每日心情
    开心
    2020-9-28 15:46
  • 签到天数: 88 天

    [LV.6]常住居民II

    2#
    发表于 2020-3-26 13:41 | 只看该作者
    收到了大大感謝回復
  • TA的每日心情
    郁闷
    2025-4-28 15:02
  • 签到天数: 13 天

    [LV.3]偶尔看看II

    3#
    发表于 2020-3-26 14:34 | 只看该作者
    看看平面电容计算公式,你差不多会知道该如何改,还有你这种算是啥方面的测试,需要测试这个东东
    $ H8 d$ W( \# }5 ~/ o: T+ F2 ?. e

    点评

    C=ε *ε0* S/d[/backcolor] [/backcolor] 1. [/backcolor]ε 降低,就是是降低基板DK值这个比较好理解 2. [/backcolor]面积S 如何降低呢? 3. 极板间距d 加大, 是不是指将两根线路的间距加大?  详情 回复 发表于 2020-3-26 16:47

    该用户从未签到

    4#
     楼主| 发表于 2020-3-26 16:47 | 只看该作者
    willyeing 发表于 2020-3-26 14:34
    8 B  u/ ~. m/ J/ X2 L5 d& A/ s看看平面电容计算公式,你差不多会知道该如何改,还有你这种算是啥方面的测试,需要测试这个东东
    6 E2 I  |; \4 K) y* p" ]. `3 u: N
    C=ε *ε0* S/d
    9 q% V9 i1 x  M$ {7 ]$ x& F6 _2 A+ l! G2 A+ ?1 l
    ( r4 y9 j& q9 X
    1.  ε 降低,就是是降低基板DK值这个比较好理解
    * t' z: _+ N' k! S" J( A  V2.  面积S   如何降低呢?
    + Y! S- P0 ]! u- A2 E3.  极板间距d 加大, 是不是指将两根线路的间距加大?$ x; b0 E) T: u7 E

    # _9 x5 G2 H. e5 l7 ~- n# K
    $ f; f5 x7 k( P( ], y  L

    点评

    根据公司,增加层间距离,还有减小线宽都能降低电容值呀  详情 回复 发表于 2020-3-26 17:16
  • TA的每日心情
    郁闷
    2025-4-28 15:02
  • 签到天数: 13 天

    [LV.3]偶尔看看II

    5#
    发表于 2020-3-26 17:16 | 只看该作者
    tencome 发表于 2020-3-26 16:47  j" {$ c9 j/ D9 G
    C=ε *ε0* S/d
    0 ]( z$ W3 k' a2 t" T& B- l* t+ E7 W2 i5 ?# l
      B- X2 z4 w( P$ |
    根据公司,增加层间距离,还有减小线宽都能降低电容值呀
    ) ?" U6 t; J8 i1 l0 s1 m4 d
    1 v/ }. _( s; L5 [" W

    点评

    谢谢了。 层间距是指 基板 第一层到第二层的距离 么?  详情 回复 发表于 2020-3-26 17:23

    该用户从未签到

    6#
     楼主| 发表于 2020-3-26 17:23 | 只看该作者
    willyeing 发表于 2020-3-26 17:16, }) z+ k6 y* t
    根据公司,增加层间距离,还有减小线宽都能降低电容值呀
    ( Y1 N% B2 }; A% r- u
    谢谢了。   层间距是指 基板 第一层到第二层的距离 么?  
    * W" M2 J: [8 U. `' M
  • TA的每日心情
    开心
    2020-8-13 15:00
  • 签到天数: 87 天

    [LV.6]常住居民II

    7#
    发表于 2020-3-28 10:38 | 只看该作者
    学习一下

    “来自电巢APP”

  • TA的每日心情
    奋斗
    2020-5-7 15:54
  • 签到天数: 2 天

    [LV.1]初来乍到

    8#
    发表于 2020-3-28 11:58 | 只看该作者
    走线电容是用什么方法测的?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-17 17:21 , Processed in 0.125000 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表