找回密码
 注册
关于网站域名变更的通知
查看: 2604|回复: 1
打印 上一主题 下一主题

LVDS匹配电阻用一个还是俩有么优缺点?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-4-19 15:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位,刚接触LVDS信号请教各位!/ U1 p& L) z/ ~) P# V5 |  T/ X
一路LVDS输出接两路输入,输出到两路输入完全等长。我的匹配电阻是放一个还是两个。0 X* J. K! e6 i* D* G' a, G# q
那种比较好?对我的信号有什么影响?
3 r# x% _. `2 X9 N! D! P谢谢各位不吝赐教!

该用户从未签到

2#
发表于 2010-4-20 12:00 | 只看该作者
其实你可以看看NS的手册关于总线LVDS的总线方式,通常是没一个接收端一个电阻。; r% g1 v' A* j9 Q" \9 c* h
9 f1 i+ @3 t( V( D% X2 x
是否走T型,还是走菊花链,可以根据源末端的距离在评估。

评分

参与人数 1贡献 +5 收起 理由
GLANG + 5 谢谢,我还没找到合适的资料学习

查看全部评分

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-12 01:39 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表