Altium Designer 英汉菜单对应表

haidaowang

altium Designer 英汉菜单对应表

, r$ {) Y: w! V) ?
%s - No SI model for part@%s - 没有部件的SI模型
+ J9 ~  A3 H! g5 J$ f% R6 j6 |8 E6 t
%s Degrees@%s 度
; A+ o8 N% ^# g) ^, r& v$ F( i
%s mm@%s 毫米
% U6 \) X( i. h* f2 j
% w4 V9 l* `6 }%s object selected in %s document@在%s个文档有%s个对象被选中
( y2 M) A- I7 d$ B8 Q9 [
%s Objects Displayed (%s Selected)@%s 对象显示 (%s 被选择)

7 Y/ l$ z1 P" {, `%s objects selected@%s 对象被选择

(custom)@(自定义)

(pixels)@(像素)
* Q! I6 a8 C2 P* m# E' ]- m# E4 @( m
+12 Power Port@+12 电源端口

, U8 q7 t  u1 S1 I; S+5 Power Port@+5 电源端口
7 ?& F, K  y0 w# z4 a0 m  R
( D1 h0 L* f( c& G7 h$ j8 {% A! g-5 Power Port@-5 电源端口

" r  L* g8 C! P5 }. `; H0 Hidden comment strings@0 隐藏注释行
. b: ~  Q9 }3 D
0.01uF Capacitor@0.01uF 电容

0.1uF Capacitor@0.1uF 电容

1 t. m5 L* K# Z: H0 J% f1 Locked components@1 锁定元件

1 By Ascending X Then Ascending Y@根据 X递增量决定 Y递增量

2 w) m9 u7 h' v, k1.0uF Capacitor@1.0uF 电容
* T  x4 p7 ~1 o" k. T5 K- t: R
8 }7 k. y: X1 A- |100K Hertz Pulse@100KHz 脉冲
( ^, A+ g; g* S6 t! y& X9 I0 U: j
4 i0 r' K: b7 L: f! W, Z100K Hertz Sine Wave@100KHz 正弦波

0 U0 ?% y7 ]2 P100K Resistor@100K 电阻
+ E; e* `$ ^; l$ ~, ?0 C: V
10K Hertz Pulse@10KHz 脉冲

10K Hertz Sine Wave@10KHz 正弦波
. Q* S6 l3 G) O' c. W
10K Resistor@10k 电阻

" a9 }7 b, i4 ^+ y4 E10uF Capacitor@10uF 电容
* r* q6 x! {0 U8 \- J  E
1K Hertz Pulse@1KHz 脉冲
* F* c3 u: ~6 _5 E! o0 Y
1K Hertz Sine Wave@1KHz 正弦波
& K; f% U. O* ~9 A3 G2 ]5 B0 Y
4 K, V: P8 M, m& Q9 }& b( [: ]( D1K Resistor@1K 电阻
  @3 R" G7 f8 Q; s
1M Hertz Pulse@1MHz 脉冲

1M Hertz Sine Wave@1MHz 正弦波

2 pads and vias with a hole size between 15and 30@2 焊盘和过孔的孔大小在15-30之间
- g6 X: j& a" F, P  A( J
2.2uF Capacitor@2.2uF 电容
! Q8 ^) F+ j& z# n& j
& W2 }5 t$ b; Y7 K% N& F7 s4 All testpoints@4 全部测试点

4 Port Serial InteRFace@4 端口串行接口

1 f! E( v4 a- v4 W8 W/ Y  U" ^) F# `4.7K Resistor@4.7K 电阻
) S* H# R# O/ k5 G1 P4 H  ]$ ~
& T% S6 T# ], e- c& R" u47K Resistor@47K 电阻
( }+ V5 S0 h+ i  \" h
& W5 }% R6 E1 @# I/ O5 Component track and arc silkscreenprimitives@5 元件丝印层的基本线和弧线

A Keyword@A关键字
/ T# w8 U9 l6 K; ]6 H
Abort Simulation@终止仿真

About Design Explorer@关于设计浏览器
9 |( Z) I0 b7 i
Absolute@绝对
) y0 F) O6 v$ X& |( |
& C7 w$ ~" r2 y6 }' ^Absolute Layer@绝对层

1 I; P- f+ u  L4 aAbsolute Origin@绝对原点
- ]  `# Q% R1 R  Q
+ E3 F6 _) d$ Q  t6 s$ x3 AAC Small Signal Analysis Setup@交流小信号分析配置

0 W9 h3 Q+ J. Y' @8 G$ fAccept Changes (Create ECO)@承认改变 (建立 ECO)

Access Code@验证码
, l5 U3 E6 \) l) k( D* w; Z! l4 \' h
2 b( i  e! h+ Q8 F5 F% |' [) @Accuracy@精度
$ ^/ d+ B7 V3 Y& }! I3 |1 S; u
; ^1 V$ e' {& f$ ~; t$ C: H8 YActivates open documents@激活显示文本

Active Low Input@激活低电平输入

Active Low Output@激活低电平输出
7 O1 B8 V! s/ ?! y! m
( }' n, h) e2 F7 }+ ]$ \8 ?Active project@当前激活项目
: P3 n% v8 N  [: p
Active sheet@当前激活图纸

Active Signals@激活的信号

( r7 a/ s% \( o8 HAdd All@添加全部
, a  f4 ~8 H8 |
2 n# _& y+ E( s6 A' gAdd All Waveforms@添加全部波形

6 R" ~+ Y. }' y% J2 Q$ D1 tAdd as Rule@作为规则添加

Add Assembly Outputs@增加装配输出

Add Class@添加分类

Add Component Part@添加元件部件
; K4 `) `  W: G8 r+ }
. P8 Z7 p' d1 w  U7 ~Add Document@增加文本

Add Document to Focused Project@添加文档到当前项目

  S. G' J7 B7 R; U$ q0 SAdd Documentation Outputs@增加文本输出

Add Existing Project@添加已存在的项目
- I' q( J# q$ n! m6 \
Add Fabrication Outputs@增加生产输出
# M! d- b1 Z) Z6 C4 {* y# r
. S2 A6 `# }7 V7 S5 kAdd first condition@添加首要条件

Add From To@添加From To
5 P4 |+ K8 u4 p% @3 J
. c5 E1 s  l6 l8 D, t. j8 _Add Internal Plane@增加内电层

/ r3 W  f" q" W# D7 g1 K4 SAdd Layer@添加层
. Y% G) ?. p% B0 Y2 b) r
+ ?* W5 o  @  V- s. O, u# i7 p! aAdd Library@添加库
. @7 k* q3 _7 U5 Z8 p" I
Add License@添加许可证
& O  R3 Z% p* Q$ n1 z' P1 r
Add Net@添加网络

Add Net Class@添加网络分类

Add Netlist Outputs@增加网表输出

Add New Cursor@增加新光标
& P& `, v1 @( D, Q
Add New Model@添加新模式
+ Y" q6 W5 d' L2 Y
Add New Project@添加新项目

+ r) P" V" E3 jAdd One@添加一个

Add or Remove Libraries@添加或移出库文件

  v% i3 X% g3 ?Add Other Outputs@添加其他输出

Add Plane@添加内电层

( G( u, a5 g7 s( G' MAdd Plot@增加图表
/ e, c! x- o% z# O% j0 x& d3 m
Add Project To Version Control@将项目添加到版本控制

Add Remove Component Libraries@添加移出元件库

; U% j0 Y- o1 c' d( HAdd Remove Libraries@添加/移出库文件

Add Reports@增加报告

; E0 p5 q8 f+ H; ~1 @4 jAdd Selected@添加选择的
9 e7 J7 n( H7 [5 L4 v  _9 ]" X
Add Selected Primitives to Component@添加所选基本元素到元件

Add Sheet Entry@添加图纸入口
" p/ ^; d  i! }- B1 a" r
+ J" a9 M  `/ h/ K, R: _4 j  ?Add Signal Layer@增加信号层

Add Suffix@加后缀
$ q0 \1 }2 V  y9 V# r3 ~
! v, ?1 T' Q! \* NAdd Template to Clipboard@添加模板到剪贴板

1 g9 t2 {, E# V2 |! U' a" z4 lAdd To Current Sheet@添加到当前图纸

Add to Custom Colors@添加到自定义颜色
3 d8 H1 E. ~# x* @5 D9 c
. B( f7 l! |* H0 G8 mAdd To Design@添加到设计
* a# K& z. P% P* S
Add To Entire Project@添加到整个项目

Add to new Y axis@增加到新Y轴

$ ]" N# }2 H( v# RAdd to Project@添加到项目

Add To Sheet@添加到图纸
  a' k$ C( Y- H! M8 {: U
Add To Version Control@添加到版本控制

Add top level signals to waveform@给波形增加顶层信号

. v8 d! @4 @  Q, ]Add Variant@添加变量

Add Watch@增加监视
3 O& C+ }, }0 q+ i
Add Wave@增加波形
, v; b/ i* E$ W) U, b: L( c
Add Wave To Plot@给图表增加波形
% V4 k3 z  o6 U" d$ }8 g( V
- g+ s/ @" {5 O: h4 x% ^* x9 d, \Add Waveform@增加波形

& A# j' ~, M8 U# y- QAdd waveforms to the new plot@给新图表增加波形
4 S) n/ x$ \- v  A# ~
# F( x& p* S- PAdd Y Axis@增加 Y 轴
2 |# P+ {" u+ ^* g. @/ u
Add/Edit Model@增加/编辑模型
. U+ [- x# B4 I2 c! A
# _2 k6 p& B- }  I4 jAdd/Remove Libraries@装载/移出库文件

Add/Remove Library@装载/移出库

9 Q& ]3 y) u: O! ^; c6 cAddAlias@添加别名
+ u# U: J: i# l6 n
Advanced (Query)@高级 (查询)
/ w* M0 ?& S- g! F+ J* b: H
Advanced Mode@高级模式
7 t6 |) s8 p8 Y
, ]% p. [+ r# `% yAffected Document@所影响的文本
% G, v8 P/ \% b% B8 p  J/ {5 |
6 T4 a1 s7 Y8 \6 }- P/ F3 Z1 E0 _Affected Object@所影响的对象
' B( y  s6 O# o8 O( O- h
Aggregate@合计

% c: _; i$ |1 o( M$ e& L0 f% bAlign Bottom@底部对齐

5 Y: }! S% @+ s: k! eAlign Components@对齐元件
1 u0 z2 }% V; B2 b5 P, o
Align Components by Bottom Edges@根据元件下缘对齐
1 ]& I1 C) D% S! M
Align Components by Horizontal Centers@元件居中对齐
6 V/ L2 n$ _+ V* a
3 Y1 @3 Z) E% M! ~  c( vAlign Components by Left Edges@元件左边对齐

2 U! G9 u$ |1 o+ s: ~, o0 gAlign Components by Right Edges@元件右边对齐
3 d" t% F) \5 [4 x( S' t- C4 b
Align Components by Top Edges@元件对齐顶部边缘
: y/ I5 m% W% G9 ~; w! j
$ d/ P- K8 k8 X. t4 jAlign Components by Vertical Centers@根据垂直中心对其元件
0 x/ j! n$ O0 I2 q, S5 k
; T; h8 o+ _) `Align Left@左对齐
! z4 E0 X; {, v; b- {* }( R9 O6 T  ^
Align Right@右对齐

Align Top@顶部对齐

Aligned - Bottom@对齐 - 底部
6 @: f4 f: s, R
- B! E7 u/ t3 s' SAligned - Center@对齐 - 中心
$ q4 P4 O% _9 a/ @2 d. a
( ]1 a1 j" D- f: ?Aligned - Inside Left@对齐 - 内部左边
( ?, O" E7 S  [1 {) F
Aligned - Inside Right@对齐 - 内部右边
4 k' L# m( c  j
Aligned - Left@对齐 - 左边
, D6 t5 C7 T( [' k! Z2 @* s
$ M) {" d: c* k7 W! jAligned - Right@对齐 - 右边
0 c& I5 U& N. h5 q/ }
Aligned - Top@对齐 - 顶部
2 @& I6 X4 a1 t) V
all@全部
3 c2 B! Y% Q) t, A5 j
All Components@全部元件
8 S- }) K4 `+ u  @0 ^4 }/ s
All Draft@全部草图
6 h  A& R  A" @! s
- h: v2 i) V4 d1 R. \; ^All Final@全部最终

1 Z0 S+ V$ a* v" Q8 _" rAll Hidden@全部隐藏
$ G& L$ X6 ?/ B; y
0 T3 c1 }& V; e# l  ?All Locked@全部锁定

5 o8 }/ P9 {5 M% xAll Nets@全部网络

4 e& P. R& x- r0 a0 N+ A  c. AAll Off@全部关闭

; m* m: g& G0 `2 i1 f4 _All On@全部打开
1 [  x7 D! H0 C& B7 m
/ U, \' Q/ O/ n1 O# RAll On Current Document@全部当前文档
3 H- i0 A- Z; ]) b+ |
All on Layer@全部打开层
# K' ]0 I& Q; {' B$ L% Y0 i
( V' |# _7 p$ Z. `  m6 p% SAll open schematic documents@所有打开原理图文档

# o0 u& i8 H& K0 aAll Orientations@所有方向

+ C! M1 ?& z2 ?5 L/ ]& XAll schematic documents in the currentproject@当前项目中所有原理图文档

& w+ a& l; [3 W7 I- w) B1 z! l/ }All Text Docs@全部文本文件

Allow Dock@允许停放
3 m( E1 _3 v0 ?/ h+ d
" A2 I, ]0 q. QAllow multiple testpoints on same net@允许同一网络多个测试点
; D5 T# }3 G& w" h0 R
$ B% q; W+ E: n; X+ \Allow Ports to Name Nets@允许端口到网络名

Allow Sheet Entries to Name Nets@允许图纸入口到网络名

& r' x3 o% i$ U# U) ~8 I- c* v8 qAllow Short Circuit@允许电路短路
: s$ m& C$ [9 L
Allow Synchronization With Database@允许和数据库同步
9 @8 G* h4 j8 f- S$ L
Allow Synchronization With Library@允许和库同步

Allow testpoint under component@元件下允许测试点

Allow Vias under SMD Pads@SMD焊盘下允许过孔
" c8 s( D  M6 l2 \9 c
Allowed Orientations@允许方向

Allowed Side and Order@允许边和定制
& L5 k- D/ P! V0 ?$ x8 P" L
. I' C- s9 r, k1 k, q3 }Alpha@字母

$ J: Q- K" Q' C; d) ?6 K: G: K; a! M, nAlpha Numeric@字母数字
2 f: g+ o! t0 ^5 h, X
" v& L5 a$ U3 R2 T5 a9 GAlpha Numeric Suffix@字母数字下标

7 R' B  q9 v+ g3 @Alphabetically@字母顺序
$ `2 m" m+ o  b
Alternate 1@另一选择 1

# c4 G, E) E5 Q4 b6 V* HAlternative@其他选择
# O5 B9 S; U* N' q. ~  ^) M
2 ]* N- }# k  g) O. e$ Q, l( g+ VAlways load error file@总是加载错误文件
  D9 E' @( U1 }
Amplitude@振幅

+ k0 Z- B, G& g6 ]+ aAnalog@模拟

9 u3 `8 A+ k5 ~+ ~( t2 jAnalog +12V (+12V)@模拟 +12V (+12V)

  d7 }: t7 N( W1 w, _4 }2 XAnalog +5V (+5V)@模拟 +5V (+5V)

3 h& D$ s3 s/ b6 b& T9 eAnalog Ground (AGND)@模拟地 (AGND)
& W" W. O5 p$ c0 v# M2 `) b
Analog Routing 1@模拟布线层1
( u# [5 P: e9 E# a" O
# x, f7 {: t! I5 T( Y+ e3 L$ T- tAnalog Routing 2@模拟布线层2
; [. P1 M2 n, _, S
& g* z" ~4 i7 w+ Z2 m9 f& AAnalog Routing 3@模拟布线层3

" ]0 K9 e% h- q* V9 lAnalog Signal In@模拟信号输入
$ M5 {1 r# Z' Y! X3 S$ `
$ b8 t0 U, F9 _Analyse@分析

( n' }0 j$ _  _4 uAnalyses Setup@分析配置
1 R: }, x- _- m1 T8 D. l
8 x# J0 V- i' I# AAnalyses/Options@分析/选项
+ k- h  T. H6 @5 ?+ y+ w
Analysis@分析

Analysis Errors@分析错误
* Q9 D& B  x9 b0 \8 j
Analyze Design@分析设计
# \& r* w, t" D  X# Y* j! i
1 V) I. }+ `! [* tAnalyze Document@分析文档

% G. L' J% Y7 m6 R! B! h9 e& TAnd Gate@与门
/ L" m; K  e" \' r7 o
2 o8 J0 T) u/ C# V# ~And to wrap long lines@增加到可交换长行
: @' B$ R; y8 q( E. Q% a  P! d
Angular@角形

2 H( B8 X7 a) ^5 d. pAngular Dimension@角度

Angular Step@角幅

, i6 T4 f& b. m+ K* X& ~+ W3 GAnimation speed@动画速度

Annotate@标注
6 w% C) f, D% |0 X( N1 x
Annotation@注释
7 `6 ^/ \2 t5 b1 O4 g
Anode@正极
4 l, @9 U, T5 t- @, t& d( O
6 ~& I* s5 n# l/ m$ X( B+ }ANSI@ANSI

: c% i, e" u9 iAny@任何
$ L8 C9 ]8 Q8 b7 w" w4 L' h
. G& ~: v. t- x  _; yAperture File (using Wizard formats)@光圈文件 (利用向导格式)

Aperture Library@光圈库
7 n9 c  ^4 C  D& Y
  R  t4 R6 u, C/ iAperture List@光圈列表

0 B3 E4 r3 L) u, }+ sAperture Matching Tolerances@D码表匹配公差
* P5 |% t+ r; M# M. y! H2 G& A4 Y) H! V
Append Sheet Numbers to Local Nets@附加图纸编号到本地网络

% L  [. c( W4 R' iApplicable Binary Rules@适用的二元规则

Applicable Rules@适用的规则
" H4 ?9 P* @3 M; r
! h+ U6 e9 D& `" B& G+ WApplicable Unary Rules@适用的一元规则
2 m* E+ I5 }7 M/ F( H
5 h& i9 L+ f1 o0 fApply Filter@应用过滤器

Apply to Active Chart Only@仅适用于激活图表
* p" @# s) b$ W" ^0 g5 T
1 @0 n- t* L, P0 jApply to Entire Document@适用于整个文本

- X3 T0 E" s- v- h5 Q+ I$ G0 H, FArc@弧线
: W: m+ j! V* B& x6 i# c/ p! \
Arc (Any Angle)@弧形 (任何角度)

Arc (Center)@弧形 (定中心)
9 G% Y7 z0 F2 n6 f
0 g& [* \$ V% j+ A  h  ?" N# m( y' nArc (Edge)@弧形 (边限)
2 N9 {( ]) ^- v' H1 O- x$ }3 c
Arc Line Width@弧线宽度
8 ?6 Z2 H# a1 n8 M
# s0 ^1 Q" `6 _4 Y0 @Arc Radius@圆弧半径

Architecture@结构
  q3 Y, n- l1 D8 e. ^  M
Archive project document@存档项目文件
7 J. Q4 E: K3 q; A% P( [& {
Arcs@弧形

. p6 n- Z; l7 o7 UArithmetic@算法

Around Point@附近的点

Arrange All Windows Horizontally@水平排列所有窗口
2 N: S% B  r5 ^1 ^& n" O# p+ n
' G6 p& L  o( \3 ~0 k( W3 ~, x) NArrange All Windows Vertically@垂直排列所有窗口
$ g' f5 s& L# W) }8 ?0 z8 ~8 V
Arrange Components Inside Area@在区域内排列元件

Arrange Components Within Room@在布局空间内排列元件
) k/ _9 v" I& @! s/ x
Arrange Outside Board@在底边界外排列

% I: s& |0 L9 \+ ~) E8 M1 d; eArrange Within Rectangle@在矩形里排列

Arrange Within Room@在布局空间里排列
) N3 {( ~6 E' @
Arrow Length@箭头长度
1 b3 A5 U3 Z4 y9 ^2 J! U3 w/ @
, L/ Y9 w7 N% o4 K+ L' TArrow Line Width@箭头线宽度

Arrow Position@箭头位置

  t4 K; z" D0 SArrow Size@箭头大小
. r3 n2 q+ K* ^. p2 M0 p, i5 Y
Arrow Style Power Port@发射型电源端口
2 p! c0 S5 ^9 @' o
5 ^5 W; R+ z0 WArrow Width@箭头宽度

7 E1 z. j% |2 n# n& g" c+ W1 oArticles and Tutorials@文章和教程
' B/ t# I4 F5 `, Y6 ]
Assembly %s@装配 %s
4 K( e4 p$ t# |- s0 A% i7 O0 w
- Y+ a1 ~* Z' M$ S; vAssembly Drawings@装配制图
. C; `' m! F% a( e# L
5 ?5 X% e; ?' k  q  q8 qAssembly Outputs@装配输出

At Margin@在页边距
' {  O$ ]0 Q" U
At Window@在窗口

. p/ E* F8 C- q8 I: s+ m6 X6 lAttributes on Layer@层上属性

Auto Create Composite@自动创建合成
  O0 [$ }/ P# a* N
  H/ n1 }0 i$ pAuto indent mode@自动缩进模式

Auto Pan Fixed Jump@自动平移固定范围

Auto Pan Off@自动平移关闭

) Y+ `) Z( I: ^. V* T0 d9 jAuto Pan Options@自动平移选项

Auto Pan ReCenter@自动平移至中心
# L' n9 q. H, v* i- W, Z0 D
Auto Placement@自动布局

9 u& y8 P( M+ Y7 mAuto Placer@自动放置

: ?( y. ?6 ?7 \2 `; w3 n. HAuto Route@自动布线

; M+ M6 M4 a% S5 ~; I9 qAuto save every@自动保存间隔

. L4 I5 C; B1 Z: [0 SAuto Zoom@自动缩放
9 N! u" E- {9 l2 A3 c
& b' _8 b6 o/ \/ d" O$ E4 ~" PAuto-Increment During Placement@在布局时自动增加
$ a& _0 v. Y3 E! Z& Z  a2 z7 l
Auto-Junction@自动加节点

4 T9 m# v. r1 `) |Auto-Position Sheet@自动定位图纸
1 a) M, r  h! N" y' X+ @
Automatic (Based on project contents)@自动（基于项目内容）

Automatically crossprobe first error@自动交叉检索第一个错误

8 o1 P! y% i2 V2 bAutomatically Remove Loops@自动清除回路

Autopan Options@自动位移选项

Autoposition@自动定位

* G" M! `. K. z! ~( QAutosave desktop@自动保存桌面设置
  |2 ~( ?3 ~8 B* G2 j4 q/ O
; J0 Q6 W5 T8 D! e, ]Available Libraries@当前库
5 q% @6 n7 G, D
Available Routing Strategies@可用的布线策略
& d. U% M5 n% J, ?4 h
" z/ u. q+ w0 w, m( Z# Y3 n6 nAvailable Signals@可用的信号

Average Track Length (mil)@平均铜线长度（mil）

$ g' r2 E8 d7 B: ]  cAvg@平均

Avoid Obstacle@避开障碍物
  b/ u* w# E2 G1 V, b8 D! f  ^  v
Back Annotate@反向标注
. ~* g  j; p- T7 r  ?) g
5 k, E' y! W. J2 J- s( ~  G) k( @Background@背景
- m/ q, g: Z$ o" g
9 k7 c" s1 |9 ?2 M5 t8 q4 N6 nBackspace unindents@回车取消缩进
2 R) S4 D( n; v3 B( }0 `
Backup Files@备份文件

Backup Options@备份选项
# p, i5 {! v8 `2 U+ V! l7 b  a1 E9 E
5 s* S$ H) {3 }/ h1 j8 Z; S9 mBall Grid Arrays (BGA)@BGA
- Y, ^$ |6 T) T8 }* k
Ballistic@可变速度移动
. L/ I' u9 e" g4 _6 L7 o
" W  m# a% Y8 U! b! j; wBank1@组列1

8 ~( w. P. b7 i) d, C7 ~Bank2@组列2

Bar Style Power Port@条型电源端口
. }6 e' B: w6 y! i# G3 N3 ]$ F( ?
Bar to use as Main Menu@栏作为主菜单使用
( h3 X! P8 t/ p% P% i9 O, U
Bar Type@栏类型

Bars@栏
8 E$ J, v1 [4 ^1 E2 L
( D! a8 y- K/ a7 ?Base Value@低电平
+ g% F3 J+ I; _% h+ ^6 D1 V
2 d$ u. F1 q) g3 r! I5 x, q# gBaseline@基线
# ~7 `: R& T& Q3 h; s1 e! R7 y
Baseline Dimension@基线尺度

6 u5 d( l0 S$ `/ mBasic DC@基本直流
3 f4 _3 j$ i5 k- J+ J# K- W
Batch@批处理

Batch Mode@批命令模式
7 T' g5 n% }1 o' z9 `" b( E& G* D0 Z
( i# _5 b6 A) S) t5 aBegin Group@开始分组

Below is a list of all the processesprovided by this server@以下列表是此服务提供的所有处理模块

Beta Deg@Beta降级
  H9 P0 B; Y* L, U8 S
( y2 j. n) C5 ~) V' ~Bezier@曲线

  r) n5 l, ~7 {BGA Options@BGA 选项

. p' Y+ v3 G9 s# \" i. PBidirectional Signal Flow@双向信号流向
" w0 l9 V$ W* E( C
Bill of Materials@材料清单

" d) w" w' f; B* P# YBill of Materials (By PartType) For Project[%]@项目[%s]物料清单(元件类型)

Bill of Materials For PCB%s@PCB %s材料清单

* z! o3 F- M# s2 p' Z9 R+ ZBill of Materials For Project %s@项目材料清单%s
# X/ b1 |0 M$ c) w
Bitmap File@位图文件
% i0 {$ _$ E7 n( F. B. f6 I5 {
Blank Project (Embedded)@空白项目 (嵌入式)
. L2 A% y/ [. w& G2 e+ }
. W. U9 D. A8 R6 ^5 F/ xBlank Project (FPGA)@空白项目 (FPGA)

Blank Project (Library Package)@空白项目 (库包)
, O- a! {$ Q3 A) B5 X
Blank Project (PCB)@空白项目 (PCB)

Block Indent@块缩进

& C- Z4 k. @$ w; }9 LBlock Name@块名称
/ z$ b* x: F9 C  v; i
Block Name : %s@块名称 : %s

  ~9 a9 K- Y  l: P3 d0 C0 aBoard@板

Board Area Color@板区域颜色
* Q8 \' E# O# V! M) G% }
Board Dimensions@板尺寸

& Y1 ?; ~! c+ I% U% bBoard in 3D@3D 板视图

Board Information@板信息

Board La&yers & Colors@板层和颜色

Board La&yers && Colors@板层和颜色

% Q* T. V" ^5 m7 VBoard Layers Colors@板层颜色
: Z$ r. H9 `7 F3 d, K
2 g2 L1 r& Q  ~  n- E7 A& P% yBoard Layers & Colors@板层和颜色

Board Layers and Colors@板层和颜色
, Q5 F7 e2 e" g) h
Board Line Color@板层线颜色
% W0 e5 ]& G0 `- [* Y' f0 }) ^
' `4 W' o- I9 S0 |, mBoard Options@板选项

& P& \/ b/ B/ a# b' \Board Shape@板形
/ I5 a: c( I9 o8 R2 y% M
3 t9 r7 a. M% Q; ]1 rBoard Specifications@板技术参数
' u: ~( b$ ~4 ?  Z* @- R
# |$ z6 O) g1 u  ~3 Y7 \2 ?Bold Waveforms@实线波形

BOOLEAN@布尔数学体系

Border (Auto-Detect)@边界 (自动探测)
8 m. f0 q) U/ O0 [+ q! B& z) J
Border Color@边框颜色
+ L  J% V+ Z+ x+ Y
Border On@边框显示
: f( {6 M# r+ ]! S" x& Q# s/ V
1 b; z/ c6 v6 k) T4 GBorder Width@边框宽度

Bottom@底层
3 J8 ?4 l+ |* |% i) G
# S$ k0 l( a0 r  }. BBottom Dielectric@底部绝缘层
& G# C  {. m; V
Bottom Layer@底层

Bottom Layer Annular Ring Size@底层圆环尺寸

* S" i- M$ [6 n" S3 R) e5 w7 {Bottom Overlay@底层丝印层

Bottom Paste@底层焊锡层
; \9 X; q7 s$ T# r
Bottom Solder@底层阻焊层
/ n4 {+ X. t! z$ c/ \
Bottom Solder Mask@底层阻焊层

BottomLayer@底层
9 T: t. Y- Z' Y% S& s
BottomOverlay@底层丝印层
; v6 S9 F' x+ C" h1 E% R" M( N  k
& S4 h+ P: R! \2 k: }6 d& }# R5 ]+ qBrackets@支架

: O" v5 V6 p+ C1 i0 wBreak All Component Unions@从单元中分离出所有元件

5 `5 S6 R# W! l$ |" \Break Component from Union@从单元中分离出元件
( }2 ~( Z: ?8 S8 @9 J
Break Track@断开轨迹
4 \% t: {, }4 w' ^/ v
Breakpoints@断点
: l/ ~& V' Z( A& ~- Q. a; T
" V+ N* c8 P; @5 @$ nBrightness@亮度
6 A8 u% r: {  G& s( J+ z
0 Z' H5 U6 V3 R1 x+ Q) k* tBring To Front Of@带到某对象前面
9 C" B6 d3 s  I1 J+ R
6 z4 G# F! c, ^; l6 `Browse@浏览

" X& {# K# y! H. pBrowse Component Libraries@浏览元件库

( t/ S6 D! Q# u" H) M" KBrowse Components@浏览元件
: A; d$ i0 z( l" V/ B
: A2 L# Y+ r, ^) tBrowse Libraries@浏览库
' z( w+ C' T3 n& H, c+ X
) L* ]+ w3 H& l( kBrowse Library@浏览库文件
  T  z, q# p# ~( J- o7 D
/ _# |( R9 n. j* t  r$ j  i, cBubble Help Advisor (Shift+F1)@浮动帮助顾问 (Shift+F1)
- q0 Y( b! C8 T
. t! y3 R4 T: E/ v/ U7 qBuild Composite@构造合成
1 M9 p1 {% M% k- F+ ^
Build Later@后来再建

Build PCB Project@构造 PCB 项目

" V0 x% c% [/ Z/ \7 Y& y4 ]! LBuild Project@构造项目

+ T' U; Y/ T. c4 |1 qBuild Query@构造智能语句
! i4 Q8 r& @8 U! p" I
' J2 B% i1 ]" E& ?) VBuild Sooner@立即创建
% b0 z9 @1 j# Z2 j4 l" F! T
8 I0 r. P- P- h! LBuild-Up@绝缘层对

Building Query from Board@从板构造查询

Bus@总线

4 a* O7 _) I! f+ R0 s7 KBus Entry@总线入口

Bus indices out of range@总线超出范围

& t) @2 y( w2 z- C8 [9 z0 CBus range syntax errors@总线范围语法错误
2 H" o' [; U" S% J
: ?. Q! T, S1 R) d* h/ L9 Y  OBus Width@总线线宽

% w% k, x+ j# cBy class@通过类
, A- s% a1 q) W1 i. H# o
% n: Q  {7 o1 ^, ^* \& tBy document type@通过文本类型

% y  a8 P6 Z" O# JC Menu@C 菜单
5 u3 ~$ B2 t$ D) c( q- b8 U
* `9 O9 R$ Y9 k3 g' m- U  ^& uC Standard@C 标准
: Z6 y' u1 G5 _' }- z
Calc. Copper Area@计算.铜面积

$ Y  e. U: |; pCalculated Impedance =@计算阻抗=

Calculated Trace Width =@计算线宽=
- ^6 F) S4 c* u  _2 M
CAM Document@CAM 文档
5 ?+ m* l& H0 m! c- o
, Z9 z5 o4 o: Z! X7 ICAM Editor@CAM 编辑器
! d/ q8 W  f. L: a1 y) p( E
) h, v# {4 X/ k& {, w# ZCannot Locate Document %s@无法找到%s文档信息

Capacitance@电容
5 D% P2 s/ l1 E
7 s% P. w& C, L4 |Capacitor@电容
5 p" W6 A  T" {- t
Capacitors@电容
: S, x9 h2 d8 m% N+ Z# K) ^) ~
: \  d4 w6 I7 n, \0 c4 A' X/ d, ECategories@类别
  ?2 ~0 ~! l1 P" m2 ]
3 N+ P5 O+ R( T5 n+ }. zCathode@负极

Center Dimension@中心点尺度
4 }& X0 I+ J( ]) [! k
8 `1 \7 r: X4 q! h' F4 k7 vCenter Horizontal@水平居中

Center of Object@对象中心

Center Vertical@垂直居中
: Q- k5 {; f* @; I
4 Q7 |1 d+ f" `/ u1 ~Change Language@更换语言
9 s' V% d1 f+ m) _; c0 G1 D
- }9 i! c8 D# e0 n* Z& hChange Order@改变顺序

Change System Font@改变系统字体
; h- T( x) D4 i9 i& k
Change Technology@改变封装技术

1 T, l9 W' M! z3 a$ m2 n5 oChannel Offset@通道偏移
9 o2 C4 k( }0 o6 c  F( z0 ^
$ C! ?/ n: {/ K# `! QCharacteristic Impedance Driven Width@特性阻抗驱动线宽

' V+ `6 c0 O8 ^6 @5 h) ]' EChart@制图
6 {. M- c. F0 c2 |% e2 }
Chart name is blank@图表名称为空
1 z. M( m7 z- g& v  H$ F
; y1 l3 @9 \9 O8 b$ k) WChart Options@图表选项

Check All Components@检查所有元件

, p8 X0 `' M7 `7 ]9 [/ GCheck In@签入
* `, m" U# M5 T" n
Check Mode@校验模式
+ H" N" }; g; x" I3 G
Check Out@签出
8 e7 `2 ^0 r7 W& G- `' d- P
$ d- v! y5 N5 ?$ `  X+ Q/ LCheck Syntax@校验语法

: c/ Q. a8 c% B: Y0 ~! y+ D8 UChoose a snap grid size@选择捕获网格尺寸
+ S/ ~7 F( t0 a  ~6 p: W- I; k1 K
Choose Color@选择颜色
) ~% [: T  J) v/ G
Choose cursor to delete@选择要光标删除
  L6 D/ b  Z1 y, |& X
8 O2 M: r. p: ?: F5 V" pChoose cursor to jump to@选择要跳转到的光标

: d9 {* W8 \7 Z6 e; a" `Choose Default Backup Folder@选择缺省的备份文件夹

, e& _3 a; l6 E; a: y/ j. `Choose Default Document Folder@选择缺省文档文件夹
% S% M" l3 C" c+ O
Choose Design Rule Type@选择设计规则类型
, D8 |" x2 V; q7 H! w! Z
- A) K( F# o# f$ D/ h$ AChoose Document@选择文档
( J1 \  q. X( y
Choose Document Scope@选择文档范围

Choose Document to Open@选择要打开的文档
% q6 G+ r+ j( B" e# M  G
Choose Document to Place@选择文档放置

Choose Documents@选择文档

Choose Documents to Add to Project %s@选择文档加到项目%s

7 q) {& I, q: }$ m! v8 e$ IChoose Documents To Compare@选择比较文档
. V! m3 n9 C3 A) ^
% @: I! Y- ~. X3 o8 eChoose documents to compare - one from theleft list and one from the right list@选择比较文档 - 一个从左面列表另一个从右面列表选择
( p$ U- V* Q4 \/ T; _/ E) }$ I! j! i
0 [1 I% B: N+ ?; ]) WChoose Project@选择项目

0 Y4 e/ B; C& lChoose Project Group to Open@选择要打开的项目组
, K4 t# D5 r1 F
Choose Project to Open@选择要打开的项目
3 I1 h: r  D* j& ?+ p' U8 m$ q1 m
8 V& [# C' U7 ^6 ]4 ?- VChoose second corner@选择第二角

Choose the document to compare against thedesign hierarchy of %s@选择与设计层次%s进行比较的文本
; i- u0 Z5 u' C6 y' i
2 P& y, g8 @0 `, E* G0 pChoose the document to compare against thedesign hierarchy of Documents.PRJPCB@选择与项目文本的层次设计进行比较的文本

+ R$ b. u, f  u2 ZChoose Top Level@选择顶层
9 c* m6 V/ m+ e. h% C
Choose WAS-IS File for Back-Annotation fromPCB@从PCB选择 WAS-IS文件作为反向注释
6 T! j/ e. Q0 I6 Q$ E! V
Circle Style Power Port@循环型电源端口
& z- D1 H  S/ F6 O, p
- n# ^" U4 m5 Y9 `" v; G( RCircuit@电路

Circuit Simulation@电路仿真

CKT@CKT
' I+ g0 J: R0 t# Z
Clamping@箝位
% M& J& q9 q9 r- k8 Q% y
! E1 j; s) W' s) I8 T" }Class I@分类 I
) d$ k* P% M4 a* J# Q. w  N6 M8 f% m
Class II@分类 II
6 V" G  x8 c2 n/ D& J" }
& {* s9 n# A; R8 cClass Type@类型

7 Y7 l7 d0 Q* }$ {  @Classes@分类

5 Y" L/ P1 L- K& ^Classic Color Set@典型颜色设置

/ [. u2 E- {$ z2 ?  {: Z* [Clean All Nets@清除全部网络

Clean Single Nets@清除单一网络

Clear All Nets@清除全部网络
( y" e7 u* S, X7 g# Y+ Q
) f6 k& Q: u5 m) e: S- L, ]Clear All Test points@清除全部检测点

& h+ t- d! F7 K$ j& u, JClear All Testpoints@清除全部测试点

Clear Browser Marks@清除浏览器标记
! g- i$ y" d( v! x3 Z) O* d
& H3 N, R. o1 Y) [* p9 ~9 uClear Class@清除类别
: p1 z$ m8 A9 Z4 s# I2 ?/ T
8 i7 d7 k. H' C6 j: HClear Current Filter@清除当前过滤器

Clear Current Filter (Shift+C)@清除当前过滤器(Shift+C)
: b' \6 M) c$ H* a
Clear Existing@清除已存在
9 H. ^8 i, ?& n
8 x! @8 |' h5 _$ DClear Filter@清除过滤器

1 U0 a! m1 R( QClear History@清除历史
8 g) _4 D$ i# C
4 k. `( T1 m( q5 @1 dClear Memory@清除存储器
; l" Q$ p, q7 i6 u* Z2 n4 z
Clear non-numerical values@清除非数字的值

Clear Selected@清除已选
; n) E' C: a8 r/ L0 ?9 G
$ d. c! l" _( M% i! N& i. q- ?% YClear Status@清除状态

Clear workspace compile messages oncompile@编译时清除工作空间编译信息

: _. i2 v4 t* [5 K  yClearance@间距
6 j8 `! c* f* w
Click Clears Selection@单击清除选择

0 q: B( y0 }1 t* a& v2 cClick on the finish button to complete thetask@在结束按钮上点击完成任务

; A3 e# E1 W5 a- lClient@客户端

Client License Usage@客户端许可证用法
3 k5 \4 a. _5 q1 P1 P
Client Setup@客户端设置
  _5 p/ S& P$ T  K9 K& p3 y
; M; V2 o5 E4 v* b4 w! T1 pClip to Area@显示框内文本

# T+ f4 a: e1 Y+ S" X. ]Clipboard Reference@剪贴板属性
# `, m" V7 X8 b
2 `$ Y! `! L! r8 M- U0 _clock@时钟

( j9 P+ O$ N4 h( _# L% @# M7 TClose 'Compile Errors'@关闭‘编译错误’面板
: L6 D8 X* R; {" {! a
+ I' `2 @* \- ?+ `Close 'Compiled Object Debugger'@关闭‘编译对象调试器’面板

  i! |/ Z" I4 VClose 'Differences'@关闭‘差异’面板
  l- u7 H' n" W& s: J
Close 'Files'@关闭‘文件’面板

( {3 s* U: n# \5 U+ [Close 'Help Advisor'@关闭‘帮助顾问’面板

Close 'Inspector'@关闭 '检视器'

) e# {- u0 k% _3 Z# N- tClose 'Libraries'@关闭 '库'
6 a2 N% G7 z% U5 A9 M2 I7 h
# j: y/ ^0 X8 H, a3 |$ a$ ]# zClose 'List'@关闭 '列表'
( v" k% x; Z1 p! m; n& _7 S6 ~
8 Z8 S: L/ E& z# ^* ?Close 'Messages'@关闭‘消息’面板
- E' q- W6 s7 w  Y5 @/ E2 o
Close 'navigator'@关闭‘浏览器’面板

Close 'Projects'@关闭‘项目’面板
) O" j: b- v5 n) ~4 L
: T) Q/ \$ T0 q7 m, P: sClose All Documents@关闭全部文件

4 E! L6 H' i% GClose Composite@关闭合成
) w: g0 r( ~  Y0 b6 `" q
/ {4 J" G7 v; [: U/ ZClose Documents@关闭文档
6 k. k/ ?: c& R! E
6 W! Y! n4 D2 B3 F. k$ kClose Focused Project@关闭当前项目

Close Project@关闭项目

Close Project Documents@关闭项目文档

% y6 A4 ~7 `: k1 tCollapse Row@折叠行
6 R% B& _0 r; t6 W1 V9 z9 H
Collect Data For@数据收集类型
/ p  V6 b. k4 w  r# A
" B/ x: H6 U* ]  L" FCollector@集电极

+ \/ Y/ U' K" C- a* @  d* z9 OColor Options@颜色选项
3 ^  W5 c3 B2 L, U4 }* q  i& r6 |
Color Set@颜色设置
' j4 H2 w1 j( {7 X' G$ a6 \
* P3 w' }- V2 E) v- kColors && Gray Scales@色彩/灰度级

Colours@颜色

0 W1 e" z* X& `8 d; Q# ^Column Best Fit@适应列宽
; {2 v3 G4 R" ?# q1 v
' ~  i* c- b( K* {Command Reference@命令参考
. X0 e  m  v' k+ y* R, k
Command Status@命令状态栏

Comment type@注释类型
% y% d! ?. z; ~; n9 u8 |% [
& ^& t- D: t3 PComp Drag@拖动比较

+ @' j) `! k$ U3 G1 hComparator@比较器

/ L4 q1 K0 Y0 O: W9 R- T2 J& OComparison Type Description@比较类型描述

, V4 W1 _+ f) c+ N2 uCompile Active Document@编译当前文档
) A4 a- Z/ J1 M# k! k' c
Compile Active Project@编译当前项目
2 }1 N3 D  k3 ]* T, v1 e# Z
' j; g" E2 X9 t( i7 u2 S" ZCompile All@编译全部

: |0 d3 Q  C2 O2 mCompile All Open Projects@编译全部已打开的项目
* D" L3 }. v; `2 p) y$ k+ I4 u
Compile All Projects@编译所有项目

Compile Current Project@编译当前项目
( e) ~: [: V- L# ^2 j
Compile Document@编译文档

Compile Errors@编译错误

Compile FPGA Project@编译 FPGA 项目

Compile Later@后来再编译
: ]3 Q; i! z* h& p6 J3 Z' _5 K
Compile Library@编译库

Compile only if modified@仅编译修改之后

. O$ r$ o0 a1 C; Y1 y6 K5 LCompile PCB Project@编译 PCB 项目

" P8 o5 n% t; \( iCompile Project@编译项目

Compile Sooner@立即编译

, s- `: W  W2 U5 ~Compiled@编译

2 o- i; ?' j% @9 D6 jCompiled Object Debugger@编译对象调试器

" H, N# s% p% s/ B" C7 jCompiler Options@编译选项

Compiling %s@正在编译 %s

; ~* d7 Z8 E& o( ^Compiling Flattened Project@编译平行项目
' |* W- T& M& o: a4 K
: s3 l& p; d. M- P9 BComplex Data@复杂数据
) Y# |, D6 p* K9 z- G3 c
component@元件
5 ~& g6 w5 a7 b  |; b* F7 ]3 g1 q
/ C% v* d1 @8 N' ?" P3 v% i, EComponent %s@元件%s
  Y8 a% b: E- m; r4 R( M
Component Actions@元件操作
5 |# g- H+ w: Q: T4 \4 W
Component Class Generator@元件分类发生器

Component Classes@元件分类

Component Comment@元件注释
; P* U+ s) R% h; U6 q: u
9 @) o/ C! n8 ]) l* ^Component Connections@元件连接
& M9 [: y  I" m9 ]5 P
Component Cross Reference@元件互相参照

/ q! g" z! a6 WComponent Cross Reference Report ForProject %s@项目元件交叉参考报告%s

Component Designator%s@元件标识符%s

' `6 {0 [- P. c, R  x6 B2 lComponent Grid@元件网格

0 |/ U& m' j5 o" Y% b. mComponent Links@元件链接

Component Name@部件名

Component Names@元件名称

1 o3 i0 t: S5 t; s2 j0 I- ^! c. s( ]Component Naming@元件命名

Component Nets@元件网络

' Q! I& `& [, J1 _) h  _7 [Component Parameter@元件参数

6 P! _5 t2 v% S2 vComponent Pin Designator@元件引脚标识符

" v( x6 Z3 {: f  D. h8 WComponent Pin Editor@元件引脚编辑器

Component Pins@元件引脚

Component Placement@元件布局

' V3 c4 D) l; ~2 c1 DComponent Primitives@元件基本元素

Component Properties@元件属性
, ]3 b4 G+ s! ~9 A& r
Component Report@元件报告
8 ?5 G: N/ }9 R" v
Component Rule Check@元件规则检查

+ o9 M: p: _3 ?6 c) a8 @7 s  EComponent scope for filtering andselection@过滤及选择元件的范围
8 _7 j7 d+ }' n0 G* E
Component Side@元件层

Component Type@元件类型
2 ?: W- g+ ?# k3 {
Component Types@元件类型

* A8 w  P+ k0 L. l3 lComponent Wizard@元件向导

Component Wizard - Pin Grid Arrays (PGA)@元件向导 - PGA
( @. D. s# X( h
. I* G* v; r/ c: WComponents@元件
, V3 U  v0 \+ @, S" A9 h
Components Cut Wires@元件切线
  p7 r( I) S3 ?7 V0 f  G, v* m. J
$ ?  J, \, u0 H9 C% \4 z3 {$ fComposite Drill Guide@合成钻孔向导
# r* Y0 b. d7 R& D+ s; B
( f. c) I8 n! _8 j' v* @: cComposite Layers@合并层

Composite Properties@合成特性
* w/ M4 J' r- N  M
1 X4 _% w9 b. f( L+ M% |0 C" T3 P8 d! hCondition Type / Operator@类型/操作状态

Condition Value@条件值

Conductor Width@导体宽度
/ k9 t! l8 J2 w, P
- \+ f" y! N2 }9 F4 W3 S, G2 eConductors@导体

Configure Drill Pairs@配置钻孔层对
/ X8 J; ^. @+ A' a: `
Configure Licenses@配置软件许可证
1 G( {1 R  }- S7 y$ ]
Configure PLD Compiler@配置PLD编译

Configure Project Options for ActiveProject@为当前项目配置项目选项
: J9 m% n* k( z& H
9 }! Z* e8 Z, `( L) u  z1 QConfirm Delete Parameter@确认删除参数
; x6 a: u6 Q* b( {
1 U. _; s% `+ |' r, q# EConfirm Global Edit@确定全局编辑

% g* Q, U7 `/ F. NConfirm Remove %s@确认删除%s

, l/ f+ o0 u7 d. c3 ~) qConfirm remove the layer %s@确认是删除层 %s

' M5 [- }5 f0 E) I% YConfirm Selection Memory Clear@选择存储器清除时确认

4 M( D$ K" I; X& T0 k' s- TConnect Layer@连接层

Connect Style@连接样式
2 l8 p! V1 @, C
3 c7 e! P* d9 i0 `- F: [Connect To@连接到
$ W" n/ y; F( H" P, z# N1 ^8 h2 ]4 I
Connect to Net@连接到网络

3 C+ R7 d* ^$ a: @  B1 g, S$ Y4 DConnect Wire Check@接线检查
# F9 O3 \* I5 a  U
Connect Wire Extractor@接线数据

Connected Copper@连接铜线

Connected Tracks@连接铜线

Connection Color@连接颜色

3 W7 E8 F! V+ wConnection Matrix@连接矩阵

4 f$ r7 k* ~! p# UConnector@连接器

# S- e3 X  X- GConnector Type@连接器类型

Constant Level@常数等级
/ q2 d* V) \8 n1 i, q: p3 L
8 ~4 Q6 j7 E: RConstraints@约束限制

( n0 j: [/ N8 ^0 ZContract All@全部压缩
1 x8 P$ X8 `% t  x4 x
# ~3 Z2 }; m3 M3 j* lConvert Part To Sheet Symbol@转换元件为图纸符号
8 w9 P7 A2 A2 P; M% N
Convert Selected Free Pads to Vias@将所选自由焊盘转换为过孔
7 |8 D/ |8 E$ F/ r2 u) h* E
Convert Selected Vias to Free Pads@将所选过孔转换为自由焊盘

Convert Special Strings@转换特殊字符串

Convert to DXP Plane Mode@转换为 DXP内电层模式
6 M) A5 Q  P1 z  t
; I9 m$ q1 h4 C$ ^' ZCoordinate@坐标

6 v$ K6 X! N6 z5 J9 c, D4 D! Z) k; HCoordinate Positions@坐标位置

Copper thickness@铜厚度

Copy (Ctrl+C)@复制 (Ctrl+C)

& p; Z/ D9 z+ l1 W. j  p; E1 C2 GCopy Component@复制元件

Copy Footprint From/To@复制封装 从/到
! [. ?4 ]+ t/ x8 |& j7 H& B
) r  o" r* G5 _! QCopy on Field@复制域

Copy preexisting edif models whenavailable@当可访问到时拷贝已经存在的EDIF模型
; |  r# J" K  O$ ]7 ]8 o2 _" a
Copy Room Formats@复制布局空间格式
0 ]2 g( k7 u( u( r( V
Copy to Layers@复制到层
* ^8 ?+ b5 ~8 k' a- U* {
Copyright ?Altium Limited 2002@ Altium 版权所有 2002

Core (%s)@核心 (%s)
% n7 Y9 R: C: j! v# R/ ]
Corner@角
1 r1 K! `9 {) O  P$ |* v
Corner 1@角 1
& {2 N7 n3 v: l: F- L. d9 M- P
, F) M/ z. K5 h! tCorner 2@角 2
6 q3 m, s, T3 v5 B& [7 [# j, P/ a
3 {3 W+ @% r1 S6 y1 i7 j$ OCorrections@校正
. m0 U8 ?( N9 \$ u
Coupling@耦合

Create a new Board Level Design Project@创建新的板级设计项目
2 z* j  V6 m) ^  g$ b0 H& w( x
( J" a, f) D2 h5 OCreate a new FPGA Design Project@创建新的FPGA设计项目

, \' L# c5 e) m- B) P) FCreate a new Integrated Library Package@创建新的集成库包

Create backup files@创建备份文件

Create compiled SimCode output file@创建编译SimCode输出文件

Create Component@创建元件
- C. c* q6 b0 b) }0 K; C
Create Engineering Change Order@创建工程改变顺序(ECO)

Create Expression@创建表达式
8 y  C, L1 E3 y' H5 A+ P4 J0 S. n9 @
Create FFT Chart@新建FFT图表
1 f4 Y( ^3 w' f
Create Library@创建库
6 ~  h3 Z0 b& n8 v1 ~% C& `
$ B6 r5 G1 t, M* u/ iCreate List From PCB@从PCB建表
& |# o+ S5 j6 m' F. c* O* ?
3 D0 V8 F0 |8 F! ZCreate Netlist From Connected Copper@从连接的铜板创建网表
. t9 i1 \4 G/ q# |, k4 e
Create New Chart@新建图表
& Z" t0 y7 o6 F% y( L
3 b- Z3 W% ^9 a, uCreate New Database@新建数据库

9 e+ D' t. H1 \* L6 iCreate Non-Orthoganal Room from selectedcomponents@根据所选元件创建非正交布局空间
: K8 N3 v9 v( o( a
7 K" e1 X0 k5 \; h9 I& X4 ]Create Non-Orthogonal Room from Components@根据元件创建非正交布局空间

Create Orthogonal Room from Components@根据元件创建正交布局空间
$ d4 n  z6 G' [: u$ f3 ]
Create Orthogonal Room from selectedcomponents@根据所选元件创建正交布局空间
' q7 q4 u8 d' T+ X  k
7 J3 \3 R# o( z4 q2 h# d8 BCreate Pairs From Layer Stack@从层堆栈中创建层对
1 L4 ^1 T9 T8 B( X& j. P, }( k, @! F* n
Create Pairs From Used Vias@从所用过孔中创建层对
: V4 c6 ]' ^- p, o  _0 b
4 C, Z# z6 @# HCreate Projects from Path@从指定路径创建项目

Create Rectangle Room from selectedcomponents@根据所选元件创建矩形布局空间

Create Rectangular Room from Components@根据元件创建矩形布局空间
2 ^% q5 J% _, q: t
Create Report@建立报告
+ R$ I& {! ~6 Z* j0 s. `8 E/ u8 e2 t
Create Report File@创建报告文件

) h: T, X& I  j" J! a8 Y/ @' S9 ^9 V8 T5 }Create Rule@创建规则

  {( {$ z7 l2 K7 H9 }, mCreate Sheet From Symbol@从符号创建图纸

Create Symbol From Sheet@从图纸创建符号
; a, F; B7 |$ q
, w9 ]/ {: M* uCreate Union from Components@从元件创建单元
5 A  o( U' ]. O5 i# n2 c
Create Union from Selected Components@根据所选元件创建单元
; T6 B2 ?. j0 U$ a1 @$ y* H
! B. w. r: W' N2 N2 FCreate VHDL File From Symbol@从符号创建 VHDL 文件
* M( }& P) ^/ N# h& A* U) k
Create VHDL from FPGA-Part@从 FPGA 零件创建 VHDL

Create VHDL Testbench@创建 VHDL 测试平台

6 `! ]/ a% E/ dCreate Violations@创建违规信息

Cross Probe@插入探针
- c& [7 }& _% C/ ?+ m
4 \1 I# n6 b- E, M, o: lCross Probe to Documents@文档中插入探针

Cross Probe to Schematic@交叉检索到原理图
% u: D2 c! \2 r1 P" G! P3 b
Crossing Window@交叉窗口

Crossprobe schematic@交叉检索原理图

Crosstalk@串扰
1 v* c' L. L6 i% N3 ?6 Q
- V9 l  m9 ]. n4 o) u2 D8 qCrosstalk Analysis@串扰分析

8 @' g" |. t2 C0 P9 I# p! ACrosstalk Waveforms@串扰分析
  L6 l' D! U" \/ n3 ?" a8 u5 Z/ x
CTRL+Double Click Opens Sheet@CTRL+双击打开图纸
" C! u' L8 A! y! ?3 b  _0 F
6 R+ m, c' z2 U8 ]# p& RCurrent Component@当前元件
8 D" p  ]( e, ~, W' c! K
Current Document@当前文档
: z3 y3 e5 K. {( v8 B
Current Font@当前字体

/ y' Y0 |- m( p: BCurrent Layer@当前层
4 q" H& V+ c/ V- e: U& d
; U: Z5 o9 G8 n( C8 ]8 b. lCurrent Origin@当前原点

6 x/ V; n+ A4 N( UCurrent Page@当前页
1 t$ H" O7 ^- Y. H
  R2 _  w' S! i. B4 H( z! m4 WCursor A@光标 A

( W1 D# G5 @& Z* CCursor B@光标 B

Cursor beyond EOF@EOF的光标

, V" p) D. G/ LCursor beyond EOL@EOL的光标

Cursor Grid Options@指针网格选项

Cursor through tabs@通过Tab移动光标

- Y8 W2 f: S" [% E$ o3 U- k% LCursor Type@光标类型
2 E% H  v+ O$ V: c! v0 X, c
Curve Width@曲线宽度

5 \$ L* e7 @3 }; rCustom Aperture Library File (*.LIB)@自定义光圈库文件 (*.LIB)

- G! S" }* |- o( ?0 ^Custom Height@自定义高

Custom Size@自定义大小
$ o9 p' }$ N& ^! O/ D9 C
% [) A4 I" l0 x2 t! M3 x3 l, E6 @Custom Step@定制调试
' H6 Z5 \! b0 y0 B+ w- L: K& g6 r
Custom Style@自定义风格
0 Y  n6 [; ]$ U1 a! O
Custom Width@自定义宽

Customize Resources@自定义资源
0 }8 {3 m8 a5 O" K+ S
( Z. q# F% C9 H8 b2 nCustomizing DefaultEditor Editor@用户缺省自定义编辑器
4 {. `8 X2 F+ _2 s. ~7 H
Customizing PCB Editor@自定义 PCB 编辑器
5 t6 m8 w' k2 P
Customizing PCBLib Editor@自定义PCBLib编辑器
) w. Q' u+ Z' {' V) F4 a
) u$ s% D$ Y  t' h( M. XCustomizing Sch Editor@自定义原理图编辑器
0 n8 V2 V+ Q" R/ x
; C1 m: f* N! A- }3 V7 n2 c) i  ^Customizing SchLib Editor@定制原理图库编辑器

Customizing VHDL Editor@自定义VHDL编辑器
# p/ f1 v5 W9 c+ Z
$ O/ E7 e5 B" VCut (Ctrl+X)@剪切 (Ctrl+X)
5 Z* Z: |* V6 b, A
* B3 u5 D: e3 n6 LCutout@挖除部分
+ g% a7 M( I8 x+ |# l- x, B
# \' s, G! I  q$ S! y5 ]+ RDarken@调暗

Data Process@接线数据处理
* A1 h/ l5 ]3 Z8 r8 m( k3 q
& z" `3 L" r  o- g9 IDatabase Connection@数据库连接
; F' l7 v7 W! C! P* C9 Y
" g- B: o2 e; |0 e; ?: ZDatabase key field@数据库关键字段
% h, _; U& V. @& r
Database Link File@数据库链接文件
! h' `' S" G  Z' e
8 @# k' U* G! [9 b3 S3 C5 @Database Link Options@数据库链接选项

$ Y6 _: a) E" QDatabase Linking@数据库链接

! s+ G! W; _/ d6 bDatabase Linking Menu@数据库链接菜单

7 n/ I' G& n8 f6 k$ D+ `) {7 SDatabase Links@数据库链接

$ a( x- j4 u1 k, l8 Y$ A/ D9 b) ~+ dDatabaseLink@数据库链接
  d$ e4 I* x- ~8 j2 t$ k2 [: d
Datasheet@数据表
$ c+ q' K% u: h/ i: o( {
0 f9 [" q: p# i8 `$ aDatum@数据

2 i+ i' M$ e) XDatum Dimension@数据尺度
# ~2 a: c2 V; ?/ n9 x
DC Analysis@DC分析

DC Sweep Analysis Setup@直流扫描分析配置

; p# ~3 W2 J3 ~Debugging Options@调试选项

Decision@判定
* U6 f2 _& I" P/ S0 S
3 w7 [0 [; `8 u9 G, \) B7 s/ aDeclare Component At Cursor@在指针指向元件显示说明
! v  x, V  E8 g5 J' p) n/ d. S
0 V8 f1 N. ^2 L$ J. K5 L% ADecrease@减少

( f8 Q: f! h! d% dDecrease Horizontal Spacing of Components@减小元件水平间距

8 B" q4 j. Q- G3 YDecrease Priority@降低优先级
$ |4 m6 c8 n4 J; m+ `
Decrease Vertical Spacing of Components@减小元件的垂直间距

/ E; a: Q' I$ Q6 A) n; qdefault@默认
9 t) ]$ a4 n. W" L( A1 x* p6 ?  }& u
Default Background@默认背景

% u' {" r" e0 Q% @Default Bars@缺省面板

Default Color Set@默认颜色设置
2 E6 k  w  q( |# M" D
6 x- ]1 C9 F5 n9 a) EDefault Designator@缺省名称
' D% d1 F8 `1 p+ J
Default File Name@缺省文件名
$ @9 ?, _+ G/ l' J4 _; A
) G8 \# m, m- X/ u3 ~' k) ?% }$ eDefault Locations@默认位置

Default Power Object Names@默认电源对象名称
8 P: W; X/ V9 J( v9 s
. o& p6 f( Z) b6 n( e' z$ i. [Default Primitives@默认基本元素
7 C9 _3 Y* U( S: a# J$ B8 }
Default Prints@默认打印

& ]9 E( U1 w3 N+ t& ]. P( ^6 U3 }Default Shortcuts@默认快捷方式
5 I+ h: G% c: F: f
" W7 @5 `# s8 K& ~5 ^! |7 ADefault Stimulus@默认激励

Default Template Name@缺省模板名

Default time units@默认时间单位
4 \7 |! |& n1 t% O/ I) E
Default Value@默认值

, v2 T) H! x5 q- gDefault Vendor Family@默认厂家芯片系列

DefaultEditor@默认编辑
) R* O7 C4 G/ p# x& x" D
, i/ R) d1 V/ y& s) m2 _$ z. N( `7 b" `/ xDefaultRowHeight@默认行高
. x2 s) Y5 l* V) R. Y/ c7 I* D- z
Define from selected objects@从所选对象定义
' t# a% N4 e/ T/ C8 z# o
Define the layout of the PGA footprint byselecting the proper values@选择适当的值定义PGA封装引脚布局

' ?- |) `4 K: ddegrees@度数

Delete All@全部删除

6 b; M5 Q% v5 v1 S  b% HDelete All Cursors@删除全部光标
  c) o8 }& y1 @/ l
Delete All Waveforms@删除全部波形
4 q9 V* u8 R' i* c; T  Y
+ U4 o. q1 x6 |5 v0 X+ e+ d) hDelete Chart@删除图表

" ~& C) Y% [6 v4 t  |; O# F6 `Delete Class@删除分类
4 l5 P! a; I% }  T
. Y# d8 ]4 i6 D8 x, m2 j6 v- mDelete Current Cursor@删除当前光标
1 F6 n8 f$ h; V
Delete Cursor@删除光标
3 J8 g7 f8 m) B) B" j9 H9 X2 `
+ S  O8 D/ `" q& s; WDelete generated files before compile@编译之前删除生成的文件
- L. t* J3 y, b  v
Delete Net@删除网络

Delete Net Class@删除网络分类
  c/ w; x: Z9 e* ]( A
Delete Plot@删除坐标图
6 e6 s0 d) m" W5 l: [
Delete Watch@删除监视

Delete Waveform@删除波形
- S0 z# v- Y# G2 R$ h: W
" F1 V; E1 _( r. s: H  KDelta Step@增量调试
- X6 i' L8 W8 W4 I) z  P, f
Demote@降级
4 l+ o' [5 P- K8 s$ a0 |; S9 o! a
0 G! o$ \! U/ n$ o/ ^Density Map@密度图

% P9 f5 W. a0 M  C9 CDeselect All@取消全部选择
7 a. |- k5 l/ {+ R9 [3 U6 ^
4 s( W! W+ u4 aDeSelect All On Current Document@取消选择当前的全部文档

& h* z9 b( A. K- R' H6 u* tDesign@设计

Design Documents@设计文本

7 P! z, J; a7 w3 W9 A7 N: wDesign Explorer DXP@ DXP 设计浏览器

0 s5 R- m9 b! ^3 h( NDesign Explorer DXP - %s@设计浏览器 DXP - %s
. J5 M8 V, Q% M/ f* _/ |
Design Explorer Error@设计浏览器错误
& s, T$ B4 `0 c7 V. V3 K7 E
Design Explorer Information@设计浏览器信息

Design Explorer Preferences@设计浏览器属性

Design Explorer Project Manager@设计浏览器项目管理器

) ], [: |- e5 c1 F" dDesign Explorer Version 7.1.70@设计浏览器 版本 7.1.70
4 z: P: T! H8 V" Y8 h0 a7 B
" t2 @) Q* {5 A7 aDesign Explorer Version 7.2.92@设计浏览器版本 7.2.92

Design Explorer Warning@设计浏览器告警

Design Rule Check@设计规则检查

. H  C2 L8 Z$ t9 R0 V% mDesign Rule Checker@设计规则检查
# U. n9 {$ `: U# H3 z3 s" U
Design Rules@设计规则
: F, W6 i; g  O4 ~4 t
Designator@标识符
5 v& q0 e# I  X! b
Designator Display@标识符显示
' K, X& f4 l$ r! }! N3 U% k# c
" ~( _7 t8 M; e/ e# ?: u1 g2 E* LDesignator Format@标识符格式
; x2 V$ F' ^/ I& K+ h
9 W, s1 ?( w2 @# H* vDesignator Index Control@标识符指针控制
/ f: h  x7 Z8 Z8 r; S/ ]
# R# c6 X# L! S- D. [2 J& m6 QDesignators@标识符
9 K6 x8 U7 `8 j- X  b: y2 B& N
& R7 a1 {! S: c( s0 Y' V! UDestination Library@目标库

. d4 {5 j, H; hDevice Family@器件系列

( `5 ]$ ?2 B8 P5 zDielectric constant@绝缘材料常数
# A5 R. j  I+ ^; x' Y
Dielectric Properties@绝缘体属性
7 E- F% f0 v& Z7 T$ H% _
2 I8 o. v4 D) f- J, TDifferences@差异
- X: f5 `1 N7 t, O4 C4 c  y
Different@不同
$ S1 x5 g  {% v/ _1 ]
Digital Ground (GND)@数字地层(GND)

Digital Objects@数字对象
8 H* r( g; ^& a
7 A+ Y* s% [# ~0 E; |Digital Power (VCC)@数字电源层(VCC)

# c& Q8 Z& o: T) c2 [Digital Routing 1@数字布线层1
1 o  @$ a$ |" \4 T" W- S9 \
, R, x2 p# ~/ |1 Q& ?. G8 GDigital Routing 2@数字布线层2
+ A3 s  Z4 U& u* z' ]. N1 {
8 s$ }! `) a3 EDigital Routing 3@数字布线层3

Digital Routing 4@数字布线层4
: e* _  y: D) q/ f  D
Digital Routing 5@数字布线层5

+ K& ?5 B/ y/ Y0 m+ W/ gDigital Routing 6@数字布线层6

) g" x, ?' N6 v" j0 V( g8 z' rDigital Signal In@数字信号输入
( T7 o( w" b2 J% k! m' R
' S8 q) N# x, `3 YDigital supply VCC@数字电源VCC

Digital Supply VDD@数字电源VDD

Dimension@标注线

/ u9 g6 c  i/ t0 F3 S5 w2 f/ {Dimensions@标注线

7 B' S* F% h8 g" W; a3 {Diode@二极管
0 {$ ^9 _! l2 h5 i+ R9 V
Diodes@二极管
) l( n+ {  o2 o# }- [( a: |+ D
Direction From Pad@出焊盘方向

Directive Options@提示选项
) C3 \# S+ U  M% X; m3 H6 N, y
Directives@指令

Disable@不激活

Disable All@全部禁用

- Q& z6 u2 F) i  f6 K+ b1 k! w- LDisable All Watches@禁用全部监视
& y9 S8 r3 P& ]7 n& q$ h
Disable dragging@取消拖动
$ f: |2 ?2 H5 L
+ c! m& b, V& L- w% QDisable Update All@取消修改全部
, S3 o' {' E! Y- f: ?
Disable Update Selected@取消修改选择的
9 o( c7 p) F. o  S
Disable Watch@禁用监视
0 R6 c( M$ ~5 V; m+ G6 Z
- H4 n7 f3 Q4 x( y: SDisplay Cross Sheet Connectors@显示图纸间连接符

' ?1 O" ?  N, ^% N0 B: T; [Display FFT Charts@显示FFT图表

Display Full Hierarchy@显示全部层次

Display Graphical Lines@显示图形线条
' B$ B* H% A& r& _% A7 p
+ V/ e1 B1 A4 z5 |% T, ~Display Logical Designators@显示逻辑标识符

8 C  v: S9 W  Y; W1 M6 ~5 TDisplay Mode@显示模式
3 [$ h0 d+ c5 i& R9 u
Display Name@显示名称

Display Net Labels@显示网络标志
9 e4 }& j5 A* ~) v! P
. \" I- X8 A/ b0 SDisplay No Hierarchy@显示没有层次图
4 T* W! {7 l0 u! R- Z' B2 V
Display Options@显示选项

Display Physical Designators@显示物理标识符
8 z9 Y3 v2 [: P  s7 G: X, p
Display Pins@显示引脚
6 _/ @1 J% C/ y# M% U
; p" U0 u* n- sDisplay Ports@显示端口
; x( _, y! p# g, G
Display Printer Fonts@显示打印字体

3 J+ j: {6 u) |& f' H4 ?Display Report@显示报告
$ k+ u# \, l: t& n* @
/ K# i1 T. q6 `6 qDisplay shadows around menus, toolbars andpanels@显示菜单, 工具栏, 面板的阴影
5 F; x( F4 F/ ]# E4 x
Display Sheet@显示图纸
4 e' A; F& V( d3 [* H" e
2 R6 \/ |5 z  w; o& ~) UDisplay Sheet Entries@显示图纸入口
2 K" ^  M/ Q, Z/ u$ M
Display Sheet Symbols@显示图纸符号

Display Symbols@显示符号
4 m$ K3 t' Z6 I1 q
Display System Information@显示系统信息
# [$ d. o) N' k7 f2 y2 V3 k
Distance factor@距离因素

Distribute Horizontally@水平居中分布

Distribute Vertically@垂直居中分布
4 f% X: L. n: `7 S% l% m9 H
4 j" ]& D% a1 ]. hDivision Size@分割尺度
# a7 t/ l9 p0 f1 x: o. V
% }- X, E5 ~8 eDo not group@不分组

Do you wish to delete the Parameter@你希望删除这个参数

Documen@文本

0 w* V1 h/ I4 E% x2 @2 \/ NDocument Editors@文档编辑器

9 H2 Z8 k+ D! g+ j# rDocument Name@文档名称
9 ^7 {2 y' s( {& t! V
/ N# ^; N& F. k+ A" q9 ?, U$ BDocument Options@文档选项
. ^4 V; N/ g! U* |. e, \0 H
Document Order@文档顺序
4 A3 W5 Q. {4 c8 [8 a  t0 E/ D
Document Parameters@文本参数

9 j( ^6 }1 d+ V9 RDocument Path@文档路径
1 x+ v/ j5 I, G
Document scope for filtering and selection@过滤选择文档范围
$ C* V/ l9 p+ D! C  M* z. k" v
Documentation %s@文本 %s

' U' T0 v- r$ l, L' M: Z7 `1 \Documentation Output@文本输出
  o& n& ^" M4 [6 u0 t3 Q6 n; E& R
Documents for %s@%s 文档
' K+ B3 M0 E* D
, e5 }8 Q0 `* j- h' `Documents for Free Documents@文档为自由文档
' f& Z, M8 `* k7 L, z) F6 o. l, p2 d
Does nothing@无任何操作

) H* ?8 u1 V, U: I/ m3 a& @Don't Annotate Component@不注释元件

2 I  S' z6 G$ K2 R8 `Don't care@不关注
' \( L' h" g& N9 }4 u/ B
dot@点
1 b1 D: U; _. e2 W- F4 X& ]6 s' s
: F: k+ D; A% R8 aDot Grid@网格点

/ j0 `9 o2 Q5 r6 f3 H5 wDotted@点

* {5 @5 }1 @8 ^$ `3 n, \* tDouble click line@双击行

9 L# K! @. ]3 F" |5 |+ p4 vDouble Click Runs Inspector@鼠标双击则运行检视器

/ j' T! Y7 u% lDouble Sided@双面
5 z9 i: ?& {& @* y7 p
, ]8 x# Y  R& i  p! P9 V8 lDraft Thresholds@草图起点
% D: w0 f0 f' m2 F: r
+ d( L/ u: g" |! M# WDrag@拖动

2 |' I2 w5 z3 x$ u( Z( t, cDrag a column header here to group by thatcolumn@拖动一列标头到这列用于分组
. \* m3 d5 i) S
2 \5 S/ }1 G( o" E4 bDrag Orthogonal@直角拖动
$ H5 P5 o3 N* G
3 s( V8 B; E$ p) q. `# FDrag Selection@拖动选择内容
' W$ w' b0 x# W8 @! K: ^
6 Y% F8 a' C+ [& m( s; nDrag Track End@拖动轨迹末端

Draw Solid@画实线
* ^# k: K# Q: E; {) B
Draw to Custom Aperture@自定义光圈绘图
7 X. M/ s  }$ l4 M
" [, c: c. I  S  }: eDrawing@制图

) ?3 L7 W2 p. A- d! o( kDrawing Tools@制图工具
; ~6 T8 v3 r+ a5 G7 Q* Y! m. X
/ g6 n; J" {& ], k4 `$ A& u" O. mDRC Error Markers@DRC 错误标记

DRC Report Options@DRC报告选项
% Q& P" H* e0 R, Z  V
DRC Violations@DRC违规数
  G- R1 Q) j$ l9 |7 ~5 m$ o4 r
Drill@钻孔机
: Q/ _( ~! @9 H- u
& V. h3 s1 B9 e& T( E4 s/ kDrill Drawing@钻孔图
$ [( c, U; F2 x2 _( [; _
Drill Drawing Plots@钻孔绘制图

7 R7 j" G" ^; f3 \- p1 H4 U+ ADrill Drawing Symbols@钻孔绘制符号
" E" [0 p5 t& j
+ X  ?9 Z: s+ H/ u/ u+ F  q( iDrill Drawings@钻孔图
& h) V) `: s& Y3 E  R$ Z: L
- w& @, K* q6 F7 W* YDrill Guide@钻孔向导

( Z1 B2 ^, q+ a8 s( \6 zDrill Guide Plots@钻孔导向图

Drill Pair Properties@钻孔层对属性

, S: y' H3 ~6 }1 V8 u2 a. K/ wDrill Pairs@钻孔配对层
1 u  p; Y3 h  _5 I
6 V) ~" z5 M) d$ D$ d/ r9 V/ yDrill-Pair Manager@钻孔层对管理器

' t% v/ Q$ T+ ]Drill-Pair Properties@钻孔对属性

0 @5 k8 O% ^4 V2 ^DrillDrawing@钻孔图

DrillGuide@钻孔向导
) B! j( E! D( S2 t3 L- r
Dual in-line Package (DIP)@DIP

! O; V1 G  u0 yDuplicate Selected@复制被选

DXP Help Advisor@DXP 帮助指导

) }, v" s6 E& }2 m; ?DXP Knowledge Base@DXP 知识库
7 b% r/ b+ Y! `
+ E* v, J7 @, w! n* D# Q3 P* a% |DXP Learning Guides@DXP 学习指南
* N  P( v( C6 s: m. p2 f
DXP Online help@DXP 在线帮助
$ s& Z/ S% W9 T( Y1 E7 V- u" |
Dynamic@动态

Dynamic transparency@动态透明效果
+ {' F% l0 S* i3 ^
Earth@接地
0 H6 D- a( m$ t& M7 ~
Earth Power Port@接地电源端口
! N( z; A$ E3 p/ b* f; G! r, Z, W
! U. @& W2 w0 e0 Y$ i! kECO Generation@ECO 启动
; p  x2 U: |% H
. I& `4 G+ j2 x2 E; e, j" P6 ZEDA Servers@EDA 服务
- \& a; C/ g+ V- r* ~0 L
1 u% H( {) I6 h9 x4 X/ MEdge Connectors@边缘连接器

; D8 \3 Q! h9 i# ]/ ]EDIF Macro@EDIF宏
8 n- j% p" J7 F4 P  k' n4 d$ ]
EDIF Menu@EDIF 菜单
, `7 N( P2 Q( S3 n( ~
) ~6 J% C5 @# E0 nEDIF Standard@EDIF 标准
# z  ]1 O9 l9 p
# ]8 R. z2 h7 Y3 w% jEdit Buffer@编辑缓冲

Edit Command@编辑命令
. H% N/ x% _3 k' |' B, u
& H. B+ m' l' p0 Q- N2 N* d7 iEdit Comment@编辑注释
" o! U4 O( F3 o# q/ Y7 M, w' j1 r
" p# k5 `' R: ]Edit Full Pad Layer Definition@编辑完整的焊盘层
% s7 b' O( j7 {( b# S
Edit Keyword Properties@编辑关键字属性

7 f9 Q  D9 ^( [- d  QEdit Language Syntax@编辑语言语法
7 j% k& A' m3 X& o- Q
: s( P# Y# v; X2 MEdit Layer@编辑层

Edit Library@编辑库

. e& \& ~- Y" j( g+ L* kEdit Net@编辑网络
& k$ W* z! d1 H, Q
Edit Net Class@编辑网络分类

Edit Nets@编辑网络
+ Y" q: x- R% f$ p, ?
5 L7 Z' P! F* i) w8 F" U, yEdit Number@编辑编号
& F1 h% V  W& i
Edit Pins@编辑引脚
- m' y7 I* w6 e' t$ G3 R2 O
Edit Polygonal Room Vertices@编辑多边形空间的顶点
- E& }2 \) I7 [; [# w5 {0 z
Edit Rule Priorities@编辑规则优先级

Edit Rule Values@编辑规则数值
+ s* s/ ^) U* O5 z
Edit Selected@编辑被选
' U* p! e& ~7 ^( J4 w' i0 Q* J
Edit Simulation Signals@编辑仿真信号
+ t1 |7 ~( q+ Y3 w
  G% b6 Y: {4 y: ?, u" HEdit String@编辑字符串
4 C+ w! I5 q  {1 N* ?) g
) q8 J5 B) s$ J0 hEdit Style@编辑风格
/ h! X* K0 k1 ]# e" u1 P
Edit Values@编辑值

Edit Variant@编辑变量
( m& R3 U) y# I# ~+ k
Edit Wave@编辑波形
$ p" ?# D9 u% B0 P9 ~4 f! C" o
Editing Options@编辑选项

8 [9 p* B4 e& o' ~: b) `1 NEditor Preferences@参数选择编辑器
/ ^( C9 r( l3 [. p( N
4 Z; [+ b, Q: |8 |# vEditScript@编辑脚本

$ \8 I3 a; a6 R" m0 @2 dEight Layer (5 x Signal, 3 x Plane)@八层（5信号层，3内电层）

9 b  ^7 d; X) Z' W; hElaborate and generate on compile@编译时详细阐述和产生
. O& U" Y& [' J% P) ~, q
Electrical Grid@电子网格

Electrical Type@电气类型
; G. r3 ?8 i8 G9 W8 }4 u
2 m( ]% c0 N" L8 N. d7 P# UEllipse@椭圆形

Elliptical Arc@椭圆的弧线

) E" R9 r# d( W. t9 BEmbedded@嵌入

Embedded apertures (RS274X)@内嵌光圈表[RS274X]

Embedded Project@嵌入式项目

$ g& i, U/ v0 b, FEmbedded Projects@嵌入式项目

Emitter@发射极
  N' U' t1 [# v- J
; V' n# M: I9 u; p& @) i! C- I; lEnable All@全部启用
; S* ?# r& t# _% m5 k
Enable All Watches@启用全部监视

8 C: R6 O! }3 C, s0 g/ M: gEnable Font Substitution@允许字型替换

4 E9 S% U2 h9 T( ?4 n( ?Enable In-Place Editing@启用位置编辑
2 c, P1 R2 O% t  h+ r7 T4 I4 ]
Enable Update All@使能修改全部

. e* J( [+ X+ ]& tEnable Update Selected@使能修改选择的

Enable Version Control@允许版本控制

Enable Watch@启用监视

$ w. Q! u/ q! QEnabled@激活
" d3 s; a2 I+ D) y% X
) Y" ^* K1 d& q" [/ HEnd Angle@结束角度
0 [* z( Q1 b( a* B1 W( d. w' ~
End Layer@结束层

5 H8 t' L" k3 g: J0 a5 sEnforce layer pairs settings@执行层对设置

Engineering Change Order@工程改变单
( U. l! d1 m2 k
: \7 O: a) D+ ^- Y0 B" y7 @Entity/Configuration@实体/配置
2 R: `" x" u" S! [
Equalize Net Lengths@补偿网络长度
* T' E' E1 d: I" G6 B; j
Error Marker@错误标记

% }6 l% F! e3 AError Reporting@错误报告
5 V3 j$ {4 g& C4 t6 L7 z' {
. t* N  ]4 u* |2 X/ d5 [( W  BErrors Detected@监测到错误

5 l7 K8 z7 Z  b; {Errors or warnings found@发现错误或告警
3 ?- y& W/ f1 w  |$ v$ n! j/ b
Esc@取消

6 s$ I6 d- s; g0 Q/ Y- ]- NExample Layer Stacks@层堆栈举例
& S1 t) g3 B# E; p" v2 a
Examples@范例

Excel Template Filename@Excel 模板文件名
4 c) ^; m7 |8 d8 j, `
8 t3 r: J* Y& G- vExclude IEEE Directory@不包括IEEE目录

2 U6 O0 V/ @1 V1 mExclude System Parameters@拒绝系统参数
/ F/ m/ O; o6 b) ^8 f! H/ F+ x% I
" ^, k7 ?! }4 v; M7 BExecute Changes@执行改变

Expand Row@扩展行

* p! G1 ?& t( s! @2 ZExpansion@扩展

Expansion value from rules@从规则扩展值

Expiry Date@有效期限
) E, f6 @& b# m$ S" h2 w
2 Y, t. W$ d2 O3 ?% ]Explode@拆解
+ S4 s7 Q3 r' {2 |, n
Explode Component to Free Primitives@将元件拆解为自由的基本元素

& d: q+ j- w) d6 p6 [Explode Composite@拆解合成
5 }' T3 ]. H0 Z) ?, w
Explode Coordinate to Free Primitives@将坐标拆解为自由的基本元素
1 m6 v2 z& C5 A$ U' ^1 u
Explode Dimension to Free Primitives@将尺度标注拆解为自由的基本元素
- ^) a4 j$ v! E7 h* {, H
. p/ f/ F# O7 R3 {1 _2 ~; M/ i1 LExplode Polygon to Free Primitives@将多边形敷铜拆解为自由的基本元素
# h& P  g5 A1 Y) p
Explore@浏览

Explore Differences@探测差异

ExplorerFramePanel@管理器框架面板

Exponential/Logarithmic@指数/对数

+ n" G+ p/ ~% YExport Grid Contents@导出内容
9 t  R# g" F' d, @9 S. J
Export Netlist From PCB@从 PCB 导出网表

Export Selected Waveforms@导出选择的波形
9 C1 G- N$ e* W3 m- x
, E8 N* a6 H7 T* ]& R: D- iExport to PCB@导出到 PCB
. ?" ~8 O9 ]; i0 u8 q
& L! S9 x3 U0 k( @/ u0 |0 HExport Using Template@导出使用模板
0 O  E) B: P# u& j+ i4 d! k
) e6 |) W* w0 \5 [0 o5 d# RExpression@表达式

Extension Width@延伸宽度

Fabrication %s@生产 %s
0 q& X5 U+ t- _7 ?6 c& N
1 R) X2 t8 \& T4 h" cFabrication Outputs@生产输出
5 ~/ K# [5 M- H* Z5 ^; [
Falling Edge Flight Time@下降沿延迟时间
5 Q. j* d6 _, _( K
3 X* x2 i, _9 P& S$ ^- i* k* KFalling Edge Overshoot@下降沿过冲

Falling Edge Slope@下降沿斜率

( Y" q+ |/ `; \6 @0 X3 kFalling Edge Undershoot@下降沿下冲

3 N; \# K' F0 @' f% N/ v8 u0 E* sFalse@错误
% s- |& `) y9 ^! w, A
3 d1 c% Z" \1 O, CFanout@扇出
2 n# u  u  c* H+ t. }) x
/ V9 _, ?- f4 s* w: k0 hFanout Direction@Fanout 方向
$ F7 ^1 t6 T! z  H4 s
7 v/ o* ^/ h8 [5 ^- l  D/ J1 s) J! EFanout Options@Fanout 选项
% m8 V0 a0 x; F  E0 b
( @& m- {0 G8 q# wFanout Style@Fanout 风格

faster@快
- o. x6 g5 m' ~+ K  p
Fatal Error@严重错误

File Mask@文件过滤
$ p5 R# d2 P% b
Files Found on All Search Paths@在全部路径上查找到的文件
. X5 h2 S, V# E' n# W
Fill Color@填充颜色
$ N/ \4 ~* ~5 A& L
. u# H. Q4 T5 M. eFills@填充
# z4 v8 {- U6 {' @% f# W
6 n$ ~( [/ T* |4 \: n7 n: tFilm Box@胶片盒
# O0 L- s- l7 y( e4 Y2 I6 I
1 Q+ Y* S7 k: P+ cFilm Size@胶片尺寸
! f. u4 Y; u3 A  [. |! b# ^
Film Wizard@胶片向导

3 B/ f* |7 b9 p9 W; J7 |Filter@过滤
1 K# ~" ?& U* |+ p; v1 g
Filter browsed objects@过滤浏览对象

Filter For@过滤

: g; z" j5 h. k* kFiltered Objects@过滤对象
/ N7 I9 c+ f3 F# \) z5 o" q5 P4 I
Final@最终

Final Properties@最终属性

Find and Replace Text@查找并替换文本

Find and Set Testpoints@选择和设置测试点
9 D9 F# H9 U2 t& v$ m
Find Component@查找部件

" e- C# H3 g' h9 l2 PFind Coupled Nets@发现耦合网络
( p6 Y/ P; r* u; |5 x+ X/ D
! z/ ]. C5 h/ _! z  @, W4 XFind Selections@查找选择内容
, F1 t- s8 \% _9 d0 S8 ]* `3 A
4 [+ }5 ~% j2 v$ Z) O, _1 B# u) n9 z- TFind Similar Objects@找出相似对象
3 V  W* L; c, C6 H6 D$ X
Find text at cursor@光标位置查找文本
4 R" W& @8 Z8 f$ R+ ^5 z% Z
9 M- {1 V! I8 `+ h7 _, nFirst Component@第一个元件

  I9 k/ [& f( ~; D6 p+ GFirst Layer@首层

First Page@首页

7 {- P. `9 L% k" Y- A3 C* `: ?& mFirst Transition@首次转换
4 _6 m3 j7 e: n1 x
% n$ c& f$ P: U4 ~4 M3 S' G' SFit All Objects@适合全部对象

Fit Board@适合底板
0 c5 H/ e, n8 M9 h
Fit Document@适合大小文档

! k+ T, J/ W# r( [: MFit Document (Ctrl+PgDn)@适合大小文档 (Ctrl+PgDn)

Fit Filtered Objects@适合过滤对象

( J" D2 K* Z  U% }2 rFit Selected@适合选择

/ `, L! N9 C$ `3 A; a7 _9 o3 K2 NFit Selected Objects@适合选中对象
! ~# r: T' Z  s. s9 E0 i' ?! G
Fit Sheet@适合图纸

Fit Specified Area@适合指定区域

! m& h$ \& b2 K8 v! _, y% V4 X$ IFit Waveforms@适合波形

Fixed Size Jump@固定步长跳转

Flat (Only ports global)@平面（只对全局端口）

Flip Selection@翻转被选

FLOAT@浮点
$ R3 g+ o" D4 I3 z
Focus Wave@主波形
' j2 T$ I5 \! [( m- D
Font Substitutions@字型置换
9 X$ ^$ J8 {1 J% O
" [9 R- ~; k# ?4 e/ v* eFootprint@封装
& F5 p3 n# W( t8 h
Footprint Model@封装模型

Footprint not found@没有发现封装
. S  u( ]: U9 n" ?3 e
Footprints@封装
  f+ J1 O( z/ k% U9 `) I, H
For a parallel gap of@平行线间距

Force Columns Into View@所有列显示
- C4 }) T$ S3 y4 M! i7 F
Force complete tenting on bottom@在底部强制完全伸展
( @: x3 _4 z& A
2 F/ n$ t/ N6 _! G: h  T: i) _3 iForce complete tenting on top@在顶部强制完全伸展
7 H7 t; b& I% z+ s/ [/ C0 w: u
Foreground@前景
7 _' z+ u  {$ H; Q
Formal Type@格式类型
# n7 @& i) Q( h
( R$ r  ~0 j/ C- CFormat and Radix@格式和基数
7 Q3 a* o) K3 y) E
6 y; `1 D) k2 G9 H7 ?5 o8 u; v) IFormat Axis@格式化轴
/ W0 M# [" q2 J( @7 W
3 W6 U8 A/ Y+ x" W: s( H5 ~Format Wave@格式化波形

Format Y Axis@格式化 Y 轴
) r7 L' d# s& f' _8 O
Formats@格式

, D9 ~: H/ U: O3 n  W0 m/ w9 IFormatting@格式化
8 {& g% G' I9 ]/ `/ I, m
Found in@发现于
2 y8 z8 p" K3 I; f0 e
7 j* r# M0 b( \! bFour Layer (2 x Signal, 2 x Plane)@四层（2信号层，2内电层）

FPGA Options@FPGA 选项
" h! @3 m! y7 b* ?5 o3 W( O
( d5 p. h1 D8 G" m3 f4 s$ {FPGA Preferences@FPGA 参数选择
6 w( ~: Z8 k- T+ s$ H) ^/ Q
FPGA Project@FPGA项目
& {6 a! z+ d; \5 c$ O! N) E
4 i" v) l9 ]* S( _9 u7 I8 f6 KFPGA Projects@FPGA项目

Free Documents@自由文档
& x' j1 p6 T4 z+ ]
0 J' X9 a" L* h# q' [: A& p, J) ^0 DFree Objects@自由对象

% M- `2 ?. K8 Y" d+ D% AFrom To Display Settings@飞线显示设置
5 {, O3 M! S9 b: c
From Tos@飞线

From-To Editor@飞线编辑器

Full Circle@圆环
# G8 I2 J" s* ~* ]+ ]1 l
3 ]* V" q& o, L: ~Full line comment@全行注释

. _8 O, _5 y) y, |. X0 zFull Query@完全查询

1 n3 F5 j$ \/ W5 n0 {7 [# ]Full Results@全部结果
/ u6 c* y+ Z6 m* [3 `: R, }
Full Stack@完全层叠
6 v7 e+ R9 O8 t3 Z* I! B
Function Definitions@函数定义

Gap@间隙

5 S( ~: z/ U4 o# c' P( Y- QGear 2@齿轮 2
5 O) M' B; A( P8 w% X1 n
0 C: h. A7 [) n# `Gear 3@齿轮 3
+ n. O# J" |4 n, ~2 g
Gear 4@齿轮 4
& Q- w! }+ K. m0 v- M- B6 U
Gear 5@齿轮 5
, z% A, B, d1 M: L  N& ]
& j& E/ B( w. F" nGear 6@齿轮 6

Gear's Method 1st Order@齿轮方法第1命令
! _6 `1 H! ]. o) G5 P. D
Gear's Method 2nd Order@齿轮方法第2命令

Gear's Method 3rd Order@齿轮方法第3命令

9 l) ]' [) ?# E) G) H7 L; q7 T5 AGenerate Change Orders@产生改变命令

Generate DRC Rules@产生DRC规则

( |3 W4 R: t& I7 c# NGenerate implicit modules for LPM, XBLOX orLogicB@为LPM, XBLOX orLogicB产生隐含模块
4 c; o1 p4 |8 E
Generate Print Preview of Active Document@生成激活文档的打印预览

Generate Report@生成报告

. H" Z5 Y5 P( o' JGenerate XSPICE Netlist@生成 XSPICE 连线表

+ c  d7 k. [$ i& t; r& |; z$ wGenerates pick and place files@生成拾取和摆放文件
2 r' v) u' l/ J; d1 J# l0 c
Gerber Files@Gerber文件
. G4 j, v- c7 [' G  m8 N( q& v. h
Gerber Setup@Gerber设置
; H, n( h; ^) c7 }
8 P  c1 e' N8 Y# p9 I9 N. oGet Latest Version@得到最后的版本
' z2 K+ ~2 l! z  X
Global (Netlabels and ports global)@全局（网络标号和全局端口）
2 P" Q' I* S: B& c" N- S
GND Power Port@接地电源端口

  N. k# T. j6 S" h) H* MGoto Line Number@转到连线编号
+ U9 K3 _3 _8 a9 \" x% Q- |
Graph@图表
' w8 S9 `' a# e( x/ r7 E
Graphic@图形
8 u0 u2 s6 q  {3 D
  |5 r3 \" z" {1 s* u5 AGraphical@图形

9 K0 ]' [8 _/ e' i6 D  ?; WGraphical Editing@图形编辑
+ a$ R) [/ q* s2 i
) q/ w$ `7 C0 Y; q: YGreater Equal@大于等于

! S& W% n! F8 V6 p8 v; M! TGrid@栅格

0 M, T% n8 x% o+ `4 J. y: S! {6 X& \Grid 1@网格1

Grid 2@网格2

" z5 K0 w4 q& C) w9 z0 QGrid Color@网格颜色

Grid Range@网格范围

4 }$ ?* u. b! d: \% TGrid Size@网格尺寸

Grid Type@栅格类型

; p1 X" H; {1 r1 EGrids@网格

Ground Plane 1 (GND)@地平面层1(GND)

* H9 T. ]+ ^0 Z# QGround Plane 2 (GND)@地平面层2(GND)
( q; A8 y+ V4 @5 E4 ]6 ^
% }. r/ u5 y7 Q% t# L( yGroundPlane@地层
2 C* K- ], D8 S; _! t
! J2 ]( [: y2 P: S4 ^; fGroup Binary@分组二进制

Group Line@分组线

5 `8 T0 u9 h5 zGroup undo@组取消操作

/ ]* L5 k3 u, wGrouped Columns@分组列

3 V# l# D+ w# j$ C" K' GGuessed Model@高斯模型

Hatching Style@阴影样式

Help Advisor@帮助指导

0 I# f# f3 D/ h8 D" L8 qHelper@助手

* V1 }3 p; {" y. UHex@十进制
* `+ V( P; ^8 c) P" |
: b* \$ T8 k9 EHide All@全部隐藏
3 q1 q! k2 p3 [$ t# v" @+ Y
Hide All In Project@隐藏全部项目

; r' W5 |& T8 J" N! r5 EHide Component Nets@隐藏元件网络
* M  ^, H0 v( U- D# z$ J. u
Hide Connections@隐藏连接
. e5 o  A5 C( X1 K' X0 e# i  f
( f, \9 Y8 a4 W, F  N# K. I# @: e/ |Hide delay@隐藏延迟
- D  y! i* M8 y- Y* R. S$ Z
% F* K5 e4 l) u$ r$ HHide Net@隐藏网络

Hide panel after displaying waveforms@显示波形之后隐藏面板

) {6 ^5 R1 q0 b" L. q2 jHierarchial Scopes@层次范围
% ^7 z% E2 \) W' @' f/ T  l
Hierarchical (Sheet entry <-> portconnections)@层次（图纸入口<->端口连接）
1 u. z+ M* ?" [$ O0 t
6 D4 N2 N0 u& W: {8 HHierarchical Path@层次路径
1 ^  w3 v* c) P) @( g" m$ S& b5 |8 J
4 L3 I2 t; N( T) k# j. u7 fHigh Confidence@非常匹配

' `8 b8 ~7 g( j9 k  yHigh Current@高电流
3 w+ j! r7 E0 L) S& B$ p( n# x3 K
7 V& Z6 j3 Z& U' c; AHigh Level@高等级
, U5 l* I! ~1 D& ~" @0 Q# N
' Z; w* s5 K) FHighest transparency@最高透明度

Highlight@高亮显示
6 v( ^! b" r9 E, Z1 V+ T2 b
3 }+ F5 @. B9 Q1 U2 z5 i+ lHighlight by Graph@根据图形高亮
* e2 [& D1 j% t3 O8 J
9 I: A# ~' k7 X( [7 v& N1 I& c- |+ uHighlight by Masking@根据遮蔽高亮

  K$ R9 c5 p- w$ WHighlight by Selecting@根据选择高亮

Highlight by Zooming@根据缩放高亮

  ~# g* ]: N  K6 u7 cHighlight Comments@高亮注释
" S$ x8 A* n# _+ {/ k  V& Y
Highlight Directives@高亮提示
, c- M6 S0 a5 n0 @7 I
Highlight in Full@完全高亮
0 F* H4 t6 d9 V! }, X
Highlight Keywords@高亮关键字

8 j$ h& X$ ?; U$ {Highlight Memory contents@高亮显示存储器内容

Highlight Numbers@高亮编号

7 Z+ v3 I# U0 P2 D7 F, ZHighlight Similar Waves@高亮类似波形

$ N8 y5 O' T& B* B4 c, b3 ZHighlight Strings@高亮字符

+ w9 r$ h. o& oHiZ@高阻
  l6 [) Z" ]: x
% ~0 U. p# u& H$ y% D' `Hole Size@孔大小

Hole Size Editor@孔大小编辑器
3 ~+ X- |8 k! W3 x! t
Hole Sizes@孔大小
% [% a( C% c- b& q- k
Holes@孔
5 h' Z0 g' I) O+ Q6 w5 T
HoleSize@孔大小

Horizon@水平

horizontal@水平

8 u0 C' s0 `( v8 v! A* w; HHorizontal Spacing@水平间距

, t5 q2 H$ a: P2 \/ q% SHorizontally@水平居中
& b7 z+ B4 @8 K6 O! @& x3 ]. j
How should the pads be relativelypositionned ?@如何相应的放置这些焊盘？
" q9 T  H7 z$ d1 G
+ F1 U1 _2 R6 |How should this plot appear?@本图表如何显示外观？

- J/ I1 ?$ e, s/ rHow wide should the outline be ?@需要多宽的外形尺寸？
* V4 ], E7 J# x3 @7 C, n1 b
# n) G6 s; F" j) y2 O2 {2 Q# EHow would you like the pads to be named ?@你希望如何命名这些焊盘？

2 l0 _4 E1 o& Y' X  H6 uI/O Type@I/O 类型

Idle state - ready for command@静止状态 - 准备执行命令
0 m& e8 ]5 O6 u6 V) m+ v( K* \
IEEE Symbol@IEEE 符号

IEEE Symbols@IEEE符号

ignore@忽略

5 T& V$ e3 u' n- yIgnore Differences@忽略不同
+ E/ s) G: D: ^9 a  l% M. m1 }
4 `7 _* ^- Z6 ^Ignore Obstacle@忽略障碍物
5 N' G, z/ e2 R1 f$ t$ D9 ]
! W! h1 g7 Y. G: D7 UIgnore Stubs (mil)@忽略分支（mil）

Illegal bus definitions@不合规定的总线定义

Illegal bus range values@不合规定的总线范围值

Impedance@阻抗
$ u4 u, b; L0 x1 Z0 d/ s, q
Impedance Calculation@阻抗计算

Impedance Formula Editor@阻抗公式编辑
- D4 W. r8 g! x$ r4 _7 L
Imperial@英制

0 `4 p4 K, [* }6 l6 M  BImperial (mil)@英制(mil)
) o3 [  Z6 H7 t8 g( i3 R6 J! I; X
Import Changes@导入更改
, b3 k! j3 J. f4 v
: Y" |% I, R& G' C4 s3 PImport Changes From %s@从%s导入更改

Import FPGA Pin Data@导入FPGA引脚数据

$ q! u: I+ s! c8 K% H& i+ xImport FPGA Pin-Data to Part@导入FPGA引脚数据到元件

Import FPGA Pin-Data to Sheet@导入FPGA引脚数据到图纸

# A0 p* Z% t9 s4 D$ z: CImport IBIS@输入 IBIS
+ K8 {# ~4 Q$ o0 c
# Z$ E! D2 G0 K! tImport Waveforms@导入波形

Import/Export@导入/导出
2 }" E, L5 y6 B2 c+ S
4 C$ k+ h5 u' T5 h$ SInclude Bottom-Side@包含底部

; N0 t- A) x2 B4 h9 j  x3 @% f, zInclude Components@包括元件
: p* P* e" U5 N
1 z# z, a& f3 l( K$ F& w4 ~Include Double-Sided@包含两侧
( a1 A! U; Q) w! Y' l( J" D7 Y
6 U* A+ C- ?) }Include IEEE numeric_std Library@包括 IEEE numeric_std库

Include on New Printouts@包括在新打印输出
2 j8 }% `8 T$ w8 O  J. T
$ O8 D1 B  T3 x: c9 mInclude Parameters Owned By@包括自身参数归属

* _/ E' r/ c" D2 AInclude Power Parts@包括电源元件

- H0 R  e% {. n; J4 u4 F% g2 gInclude Subdirectories@包括子目录
7 [0 l0 T  j7 D5 s& `2 s. i
- |& }0 h- e" k+ MInclude Synopsys Library@包括Synopsys库
5 p& }6 C# }8 @; }. l7 l
; K' r0 u' A) e$ G, KInclude Top-Side@包含顶部
% e) |- a  G* \" d5 _5 X
Include unconnected mid-layer pads@包括未连接的中间层焊盘

Include with Clipboard and Prints@包括剪贴板和打印
3 X/ K! l* ^4 ~# q3 ?3 z" u
  z* b, P/ O+ y) F0 F0 h. r" SIncluded Nets@包括网络
  G. z8 ^. Z) g6 S& C
. s, R5 a6 W+ P, I6 t3 `( c% YIncrease@增加
) v% R: C6 @; T  Z, H4 k
Increase Horizontal Spacing of Components@增大元件水平间距

( F# ~  C) L7 O$ hIncrease Priority@提升优先级

* b4 {/ I  |9 a: n4 s6 u+ e' X; hIncrease Vertical Spacing of Components@增大元件垂直间距
8 Y9 _! B3 {' V9 }8 q! B6 r, F0 |
+ y  k8 M% D9 j! kIncrement Part Number@增加零件数
8 T# x. ]/ N" B- M5 P) z8 Z
Inductance@电感
+ J4 w0 Z: o7 L3 s
5 K, i" w" s' zInductor@电感
& g0 ~# f! V: S* b, K
" n6 Y4 e: N1 k  K# MInner Layer 1@中间层1

Inner Layer 2@中间层2
3 j$ p( n0 H+ A/ k
) b. m/ ]* U3 C+ {, EInner Layer 3@中间层3

5 Q! a3 @$ S# qInner Layer 4@中间层4
+ P% p+ {, O# I" _
Inner Layer 5@中间层5

7 S* c( Z* a# C1 m3 q3 b5 ZInner Layer 6@中间层6

- k) F& ?9 E3 D0 \' x9 }  x7 YInput Output@输入输出

/ J  u- ~) u7 k+ iInsert All Wave Views@插入全部波形视图

Insert Duplicate@插入副本

: Z: |6 T3 ~* {1 }' {% @* F  bInsert Line@插入线路
& v, f, z& T$ [* H6 l2 u/ G
Insert Link@插入连接
9 H6 K& {& E" ?; p/ f  }
* K/ e& M' V: bInsert mode@插入模式

  x; l, T4 ^3 j1 IInsert Wave View@插入波形视图
9 r) c9 X! [$ R- F; a0 P- W
& e& w% ]" s2 E" M$ nInside@内部

Inside Area@内部区域
) }- |- |( \( N5 d$ h
Inside Edge@内部边沿

Inspect@检查

Inspector@检视器

/ L4 ^  R. H9 h- oInstall Library@加载库

Installed@安装

Installed Libraries@已加载的库

Instance@实例
' G- a9 z$ _' K. J& d! r6 O9 s+ b# K' d
integer@整数

) ~. l! b3 c: uIntegrated@集成
3 t7 p$ x0 k% [: D+ w
8 b3 v# O) T7 `3 y3 b9 e8 {Integrated Library@集成库

Integration@综合
2 R" O2 I2 ?& ?. g$ D
Integration method@集成方法

Interactive Placement@交互布局

Interactive Routing@交互式布线
( D& c8 a& h; O" }" u
7 R- `4 v" A% n4 c$ A! O! c% PInteractively Route Connections@交互式连接布线

  `* D, x# h. U6 o9 AInternal Layer Pairs@内部层对

) j! H2 C" |8 ~/ b! S% M! h4 Z- uInternal Plane %s@内电层 %s
+ u+ s6 N* z2 `# z
Internal Planes@内电层

+ s  G+ O/ [" w7 }Internal Planes (P)@内电层 (P)

InternalPlane1@内电层1

InternalPlane1 ((%s))@内电层1((%s))
' n- ^* Z6 n* ~5 W
InternalPlane10@内电层10
" L* l% }# Q5 }! U
InternalPlane10 ((%s))@内电层10 ((%s))

InternalPlane11@内电层11
" T$ L& Q* z+ Q1 h4 a
/ Q! N5 h, l  B0 l* W3 EInternalPlane11 ((%s))@内电层11 ((%s))
* U- s* d' J" ?# N! ?
InternalPlane12@内电层12

* v# z2 i9 t* Y. oInternalPlane12 ((%s))@内电层12 ((%s))

+ T7 \* c9 ?8 Y. U+ _1 {InternalPlane13@内电层13
% Z' B/ H* X+ J6 B5 j
InternalPlane13 ((%s))@内电层13 ((%s))
' _5 @( G) y- M
. M, L8 u1 U7 L1 O( ^InternalPlane14@内电层14

5 S3 g8 {5 o' D: M) \InternalPlane14 ((%s))@内电层14 ((%s))
' l% \% M6 L1 K) x& j- w( I. G# K
3 L* @2 g* H& {' B- bInternalPlane15@内电层15
. \0 i/ I/ G3 `+ ^. E& G) Z
1 j6 H$ V/ ]. qInternalPlane15 ((%s))@内电层15 ((%s))

) T  h2 g/ `8 L1 |( T. }InternalPlane16@内电层16

InternalPlane16 ((%s))@内电层16 ((%s))

InternalPlane2@内电层2
" X7 q% g0 Q3 ]3 S7 G8 @
1 r- S2 q. {9 r" {0 j7 _' u. O* `InternalPlane2 ((%s))@内电层2 ((%s))

* c! d( j0 c$ L9 mInternalPlane3@内电层3
+ E& w" }7 O) P$ x) K
* u  P/ C" q7 [& {/ m$ r6 n3 r/ kInternalPlane3 ((%s))@内电层3 ((%s))
; ^2 K- U5 p% h
InternalPlane4@内电层4

InternalPlane4 ((%s))@内电层4 ((%s))
4 k  ]  S' n* }. i  M4 `/ _; D
; W; }; z. v- ]: c- |- bInternalPlane5@内电层5
  Y# p6 c% A" [, i1 L
InternalPlane5 ((%s))@内电层5 ((%s))
% t5 X. l4 I+ D) k+ \0 J
' |; X, \5 |  o$ k. ~+ QInternalPlane6@内电层6
7 |% \6 {0 i8 i2 u8 \
9 P% k% X5 Y7 s1 Y. q, AInternalPlane6 ((%s))@内电层6 ((%s))

! K) d4 z, @2 B( U0 \7 ~& d3 O4 ZInternalPlane7@内电层7

InternalPlane7 ((%s))@内电层7 ((%s))
1 Z& f' [0 r# |  T0 y
InternalPlane8@内电层8

InternalPlane8 ((%s))@内电层8 ((%s))
: Y4 q/ P% g( d: K
InternalPlane9@内电层9

/ I3 e: E$ V: n! i. w" YInternalPlane9 ((%s))@内电层9 ((%s))

Invertor@反向器
  u" E8 }) ^# T$ O3 Z7 z) v5 ?# x
IPC-D-356A Options@IPC-D-356A选项
1 D- q, f  C. A0 U3 |" q" G0 `
Is Active@激活

. @2 D( Q/ e$ `0 _5 U4 [$ O( nItem Count@条目计数

Job Files@工作文件

1 V1 h" D8 k  s3 H: o* q- TJob Manager Menu@工作管理菜单

# L' C  j8 b7 y& a$ y4 N7 j! A$ cJob Manager Toolbar@工作管理工具栏
- I; ~! e. S4 l4 @$ \/ C
' ?$ o3 S. S8 U0 K' ^# TJump@跳转

Jump To Current Cursor@跳转到当前光标

- [9 A* T/ B- \Jump To Cursor@跳转到光标

Jump to First Group Object in Selection@转移到被选中的第一个组对象
4 s# C; C' F- P/ c6 C, @8 u- Z) |
Jump to First Primitive Object inSelection@转移到被选中的第一个原始对象

& T3 h# B/ i3 M8 ~6 G0 F7 Y' H1 oJump to Last Group Object in Selection@转移到被选中的最后一个组对象

. x$ u: I* ]: VJump to Last Primitive Object in Selection@转移到被选中的最后一个原始对象

" Y. z6 O* Z2 F( ?8 AJump To Location@转移到位置

Jump to Next Group Object in Selection@转移到被选中的下一个组对象

Jump to Next Primitive Object in Selection@转移到被选中的下一个原始对象

! J# M3 O% V% U0 G3 rJump to Previous Group Object in Selection@转移到被选中的前一级组对象

Jump to Previous Primitive Object inSelection@转移到被选中的前一级原始对象
1 i% y1 f7 F" S0 {
Jump To Time@跳转到时间

$ _! p7 X3 X# Q! ^7 i% [  Z+ C3 SJunction@结点

Junction Cap@节点电容

1 s* T0 c/ V9 d0 YJunction DC@节点直流

- J! e% N3 G5 `Just this document@只这个文档
% d7 J3 b$ {  Z/ H# d
Keep last setup@保持以前配置

Keep Out Layer@禁止布线层
+ D1 e& r: \; ^. G$ z' i4 r
9 h0 c. U9 h: e6 LKeep-Out Layer@禁止布线层
1 b2 f; v. M0 h9 L: i
Keepout@禁止布线

6 m4 m! ?7 @7 ?$ Q3 \KeepOutLayer@禁止布线层

Key Mapping@关键映射
. \9 A0 r8 Y# A- W9 p
5 A4 P0 K" K( m/ gKeyword@关键字

: H; j0 c" \) M/ DKeyword Sets@关键字集
1 l6 W8 Y  }% J. p0 j. R" b
Kind@类型

Landscape@横向
5 m; u, s3 Y# D; v: S
# w1 P4 ?# {" n. nLanguage Name@语言名称
* b1 @6 y! X% K: ~: Q9 u. U4 w
Language Reference@语言参考
. X0 L1 y0 W! l0 h0 X+ Z$ L
Language Setup@语言设置

large@大
8 T6 d$ ?0 g  H& u: l+ }% u
3 U+ p* `% `+ z, q% \Large 90@大于 90
8 c* j% ~% V% I$ D
Large Cursor 90@大光标 90
# M+ t1 u6 o3 K
Large Icon@大图标

8 R2 Q# V0 q" ?& N" C2 f( B/ YLast Component@最后的元件

6 Z0 S4 q/ R  I- DLast Modified@最后修改
8 @: P3 W- `9 l- H; D
Last Page@末页
3 h5 I& j; _' g  u% }3 G
) B% O. D, b+ c" J# ^( I* SLast Transition@最后一次转换
7 a+ [6 D- f: ^6 z7 N
Last Value@最后数值

) c3 A% N* {3 T, ]1 g: N3 iLayer Checking@层校验
+ \' Y3 f* s0 X! F
* G( M- G% H, S" a7 `Layer Drawing Order@图层图纸顺序
- F3 g/ J5 J. U7 N$ N- [$ J8 R
& u/ j9 T9 Q* B+ S6 d- i) s, bLayer Information@层信息

Layer Name@图层名称

Layer No@图层编号
7 k* H6 M. j' a( _" ^) Q8 d3 E  j/ r- n
) c/ k0 I4 `; d) p: H* WLayer Pair@层对信息
) C. T' }8 Y  x+ D
9 l1 f/ J' X( B/ \Layer Pairs@层配对
$ i) H! Z; u4 f2 g4 f
0 H0 Q. ^# f: }: A) O  ALayer Properties@图层属性

6 @. E& x5 s% c( p# O) uLayer Stack Manager@层堆栈管理器
) P0 j1 y# m4 }2 b$ N* r2 }
0 n7 r, f" C( D6 y. `$ ~2 MLayer Stack Reference@层堆栈参考

Layer Stackup Legend@层堆栈图表

Layers@图层
! Q: M) y& e+ p( e/ l7 e: `
9 B8 P/ ]" m, |( S3 K$ D* g4 kLayers in layerstack only@仅在层堆栈中的层

LCD Cont@LCD 控制器
% G7 n' f) e" q/ j4 T
! P+ d/ m( H$ e% n( ~LCD Controller@LCD 控制器
+ c+ W' s$ E  c: u
Leader@引线
- ^! r) n& B( y" ?: H: t) l
3 z% x1 ~. \+ Z& @; cLeader Dimension@引线尺寸
3 I; \! P7 w+ T# e/ O5 ~, d$ E( ?
Leading/Trailing Zeroes@前/后导零
6 I" e' A2 n) @) @# V$ p
Left Delimeter@左分隔符
6 ]5 o( m3 X( g$ A
Left Right Signal Flow@左右信号流向
, x6 Z9 c4 J: Q) j2 t
; h9 s1 L$ d& LLess Equal@小于等于
& L" {9 z( P! ]+ a6 P9 ^
/ D& o/ x4 E" h; h6 ^% i/ u- FLevel Seperator for Paths@根据路径分离层次

Lib Ref@库参考标号
1 X) L' g* d* D& _4 |: d
Libraries@库

Libraries on Path@指定路径的库
  J7 q2 B' N1 A2 j) V' U3 I  h9 Q
Library Component Parameters@库元件参数

Library Component Properties@库元件属性
: ]0 i+ k$ @% e8 T7 Y
7 t. y' g% ^( n3 E/ ^6 aLibrary Component Rule Check@库元件规则检查

Library Description@库描述
* t' [; Q. r( j
Library Editor Workspace@库编辑器工作区

- P' v* x9 K& c2 M- V$ LLibrary Layers@库图层

7 w; o! s0 c$ s/ I1 Y5 MLibrary name@库名称

& V; x# ~2 {% a8 }Library Options@库选项

Library path@库路径
+ U4 o, c6 J0 X1 }
  A+ m% s# i$ ALibrary Ref@库参考名
6 K! t' `- S4 S4 s$ P6 T
) V% E  [, {2 v+ Z* G0 z3 MLibrary Reference@库参考名称
) N) f; S( Z! u7 A, t) y
0 U1 _8 ^& p% u! [LibRef@库参考符号
4 |- q4 b# E( c7 R: N
License Type@许可证类型

, v" j- Z3 Q0 Q4 N! \2 C9 |Licensing@许可协议
5 M2 [) \3 ], W- n- H
  }( w4 j" m6 T8 ?Lighten@调亮

% I# o* H% H3 Q5 f! j5 KLine Grid@网格线
0 o2 o- _+ ^( m; r
Line Number@线编号

Line Style@线类型

Line Width@线宽
7 e" N. |5 P7 T, i! Y& M
2 X  T1 J% |6 C4 T& Y; ulinear@线性
7 Q& R& l2 g4 x5 [9 z1 S# d
* E1 s6 ?- _3 T- S  yLinear Diameter@线性直径

7 _- B# ^: R* a0 R, DLinear Diameter Dimension@线性直径尺寸

; y4 I; y& K( u- N! K. N2 E! OLinear Dimension@线性尺寸
+ j: j1 f0 |3 {- F5 ^9 n  b' ?
( j) B3 q7 ]/ |8 w0 r' bLinked To Sheet@链接到图纸
- o. B4 J' M4 J6 J
Literal@文字的

Loading Resources@载入资源
) h1 K" B/ K3 d
Local Colors@本地颜色

- ~+ {! i9 D3 hLocal Signals@本地信号
: N. V+ Q- |: ^- M: r6 z, d5 g% r3 j
/ w; s  J& \4 H2 N; ^" hLocation@位置
! L( l) q: g4 O! N1 u
$ ?- k; j9 e( A; e0 DLocation  X1@位置 X1
1 F$ B/ h7 Z" r( C) Z: n, P
( Z" z( B6 Z$ a9 i8 f& ALocation  X2@位置 X2
& H/ D6 b4 t. t/ O
Location X@位置 X

* M' i; r& ^9 S8 iLocation Y@位置 Y

1 {1 B' h/ t) G; PLocation Marks@位置标记
- F9 u- Y7 d2 I9 l; Z
Location of Part@元件位置
$ W& v- g4 z2 ^1 m$ a' O
Lock All Pre-routes@锁定全部预布线

Lock Designator@锁定标志符

Lock Pins@锁定引脚
, _3 ]( |: q2 Q# t
Lock Primitives@锁定原始
7 r7 B% e. K% D# R
1 ]/ h) ]% b2 e5 Q$ ]' oLock Sheet Primitive@锁定原始图

( Z+ _7 G* f8 g" E# Wlocked@锁定
( r: @: \  E; K0 G
Logarithmic@对数

6 a! ?& f. Q! M: O( h2 ^Logic@对数

Logical@逻辑

/ g) V: t( b7 G5 W+ P7 U" }Logical Designator@逻辑标志符

Low Confidence@低度匹配

4 c( T  d( Q0 |! U: O7 fLow Level@低等级
$ o/ U8 \; I, m8 t1 C) P; n
Lowest transparency@最低透明度

Lumped Elements@集中元素
, z" H  ~  u- s8 x0 n: L4 I7 G% k
% f3 h0 O0 E8 k* q5 ~Lumped Elements Pin Model@集中元素管脚模型

Make Equal@使相等

' A1 Y) P; G. y2 ~' j7 m4 zMake Horizontal Spacing of ComponentsEqual@使元件水平等间距

7 [# Z: s; {+ s8 w* |9 X1 }Make PCB Library@生成 PCB 库

Make Project Library@生成项目库
  d1 `5 E6 Q& D1 N& \# }' U6 b
Make Vertical Spacing of Components Equal@使元件垂直等间距

( v- x0 w, A' B) u  m) S+ BMake VHDL Library@产生 VHDL 库
( b2 P! p9 u; w& n
Manual@手动
  o9 X+ @7 h7 j5 }4 Y, p/ S6 G. u
, }1 A* [( H( @9 n# RManufacturer@生产商
% |5 B1 |5 x3 _) x
Map built-in libraries@映射内置库

, w1 g2 ?4 R( h/ d( {' Z6 KMargin Width@边界宽度

Mark Manual Parameters@标记手控参数

/ N& t( k7 a1 G# o. ~) T- o/ SMarkers@标记

& q: g$ B. s+ Q5 Q. K, sMask@遮蔽

Mask Layers@遮蔽层

Mask Layers (A)@遮蔽层 (A)
' P; N  q$ M1 N* X! y+ }2 x- ?
6 v7 w' z+ N7 k% zMask Level@遮蔽层次

5 j: T" t. ?( f  f) V/ QMask Matching@遮蔽匹配
( O6 i8 Z+ s. s8 b% r
Mask Set@遮蔽设置

1 e* w0 i- m6 c! \# R+ @! `Match By Parameters@按参数匹配

Material@材料

0 T6 g+ i( a/ AMax Dist. (mil)@最大距离（mil）
0 _* L( Q% w8 k7 ]* m" K% U
Max Width@最大线宽

Maximum (Ohms)@最大[欧姆]

5 z7 c* o& y4 M" hMaximum (seconds)@最大[秒]
9 A+ [4 `+ h: q1 Y! X
Maximum (Volts)@最大[伏特]
5 ~8 {' t, z3 z/ E0 ]& l% D
; G0 z( J; y# _0 d! ?5 V* rMaximum Stub Length@最大Stub长度
) {0 ?" G9 }9 ~
& M3 }5 R. h+ l, O$ e" zMaximum Via Count@最大过孔数量
3 T$ }+ ~  Q2 s" M- G
Measure Distance@位距度量
( k- t2 Q- a4 ]* C
) M6 |+ q1 K: {: M- NMeasure Primitives@基本度量

Measure Selected Objects@选定对象度量
$ O% R1 d8 l) ?% a; u( b
  b" b. Z6 k  `  V2 u% BMeasure time@时间度量
3 H6 G* F$ f9 w+ F, r8 t; [% y. ~
, y( i, _* H- L% UMeasurement@测量
, a- I, a. m) u2 Q, o$ @( d
0 m( t* M; T- _. KMeasurement Cursors@测量光标
- k# {9 w0 S% _# x$ N6 O
Measurement Method@测量方法

0 {6 S; ~+ E' o. }: e  g% eMeasurement Unit@度量单位

% k. o6 }0 N) ?# V" J! U! }. ^' A8 IMeasurement Units@度量单位
! M- @! v7 _' I
  y5 x/ v3 l) [# V- UMechanical@机械的
- t- X+ U2 P3 |8 ^
Mechanical 1@机械层1
, D. S! H2 C: V4 T; d$ ^7 t% A* M* s
$ H1 e/ l. J( F; D2 L' U) a. s/ ]Mechanical 10@机械层10

& ?3 ~, |% M! T, ?, ?/ DMechanical 11@机械层11
) C: W! I' d$ d8 `
" c5 L  J& g0 V9 _4 u9 I1 WMechanical 12@机械层12
9 T0 s# D. {8 U% e) k
Mechanical 13@机械层13
) P7 L) y; u" X
8 [9 g, @( j& E' ZMechanical 14@机械层14

3 S* ^7 U) D" c7 A8 j8 vMechanical 15@机械层15
# b2 G" i- T! g* `$ Y# P
Mechanical 16@机械层16

Mechanical 2@机械层2
6 v, O" x5 w" E
$ O0 k, @) x. s/ P7 O0 BMechanical 3@机械层3

Mechanical 4@机械层4
; F/ u- m" ?/ c* [
4 c* a: N8 I/ X& ]Mechanical 5@机械层5

( E" ?& B7 ?2 f$ ]1 V' a* gMechanical 6@机械层6

  Q! n, B" g& v! r  R( k0 ]Mechanical 7@机械层7
' ~% }; o  R# ^% P$ g8 X
: R/ \2 ]1 f% X" q+ d- y0 VMechanical 8@机械层8
5 |) C3 L3 }1 _, k5 Y: b5 ^
6 m0 a, _/ ~8 n- sMechanical 9@机械层9

Mechanical Layer %s@机械层 %s

0 {3 S7 [- Z" ~4 DMechanical Layer Pair@机械层配对
9 o5 f" l, l, F) v$ j
Mechanical Layer Pairs@机械层配对

  \- g' T+ b! }: hMechanical Layer(s) to Add to All Plots@机械层加到所有绘制图

Mechanical Layers@机械层

Mechanical Layers(M)@机械层 (M)
7 w% t% x/ r) m* L0 u
) R" y" B* Q( j( H, c& p0 {Mechanical Pair Properties@机械层配对属性

Mechanical1@机械层1

Mechanical16@机械层16

Mechanical2@机械层2

, m$ Z4 s! W9 u6 c2 B& E0 cMechanical3@机械层3

/ k; @7 X5 p4 F! F/ w' j4 oMechanical4@机械层4
5 K3 P. g% v7 C$ L5 c
: Z; P& w4 _5 A  EMechanical5@机械层5
6 q' d% V" I3 z/ y+ n$ ~
medium@中等的
* G' b+ C8 E( z! d1 A9 R- b1 J/ v
Medium Confidence@中度匹配
1 j! r9 G7 g. `3 O7 c
6 g" d# \6 a. K$ i" wMembership Checks@隶属关系校验

Merge All@全部合并
/ |8 ?& b, B% b% d8 T9 C6 r/ v7 @- p' Q
. W/ V; Y. y. b: ometric@公制
) k  a+ L; i' [  y5 T5 C
Microstrip@微波传输带

Mid Layer %s@中间层 %s

8 h3 m* U9 |" kMidLayer1@中间层1
% x: _* f1 f9 J, }+ ]" c
5 Q) y/ M& [% q. d/ }MidLayer10@中间层10

6 r6 j3 I) L1 wMidLayer11@中间层11
2 E) K( m4 N! q* s/ D* y
1 ~9 O) \, {5 ^  L1 @MidLayer12@中间层12

MidLayer13@中间层13

; i( `2 z: n- @MidLayer14@中间层14

; Z, @; j( u" N. O7 h" y1 PMidLayer15@中间层15

, b4 o7 A( S: TMidLayer16@中间层16

! U6 |( y) `  n* v! \# FMidLayer17@中间层17
: I+ {8 b7 [' c3 V
; `) |3 W7 e: P0 s6 [' ~( `% X) S1 ^MidLayer18@中间层18

) E# v. A, O! OMidLayer19@中间层19
& K. E* J7 L- c8 x  g/ ^
- w3 _9 C7 P, a$ gMidLayer2@中间层2

MidLayer20@中间层20
0 i7 i2 l  [, `
MidLayer21@中间层21
6 D' q$ p! z1 v* _
: U8 ]. ?" P% i$ s  fMidLayer22@中间层22

- z0 F; ^5 b# ?6 EMidLayer23@中间层23
/ p* l# O8 a, [' \7 |
! J' c' E* }  O% |/ a4 @MidLayer24@中间层24
. Z9 y5 Z& V  |
& V# p& |, o' g6 Z( nMidLayer25@中间层25
% v! d0 ?! c! k+ ~
MidLayer26@中间层26

MidLayer27@中间层27

6 }8 j! {' ?; D0 o' k" YMidLayer28@中间层28
' h5 I* E; `4 K
! Q% E4 p6 g! w0 \$ V' TMidLayer29@中间层29
, x) v1 j4 d4 ]0 Y
5 {5 @% X. O4 F6 x7 Q6 _2 dMidLayer3@中间层3
! y. C; `0 T- h" X" f! K% S
MidLayer30@中间层30

MidLayer4@中间层4

MidLayer5@中间层5
5 b& X, h3 }9 [" U- \
0 s; U% u0 q* `7 a0 j0 {MidLayer6@中间层6
1 t8 v+ d: ]2 }1 D# Q* X  |  w, ^
MidLayer7@中间层7

MidLayer8@中间层8
* W' t, H, Q. g/ L, @
8 L4 h2 V3 K/ o1 p. xMidLayer9@中间层9

" ^" c6 t3 v+ V# x7 [" i3 Y$ qMils/Sec@mils/秒

  W# g) r: o, r6 hMimic orcad Ports@模拟的Orcad端口

, T3 A0 H1 ^! [: c3 uMin Length (mil)@最小长度（mil）

3 w3 P1 H: D; t5 cMin Prim Length@最小基本长度
! D. z4 Z3 ^- o4 O
3 q/ F! G0 H4 KMin Width@最小线宽
$ ?8 D5 ?6 ^0 ~3 F
Minimum (Ohms)@最小[欧姆]

) L. G/ m. \) p' i+ @Minimum (Volts)@最小[伏特]
' r. @4 r: C8 C% K; v8 n  L
Minimum Angle@最小角度

* r- m. D8 `/ B0 e% q5 OMinimum Annular Ring (x - y)@最小环孔 (x - y)
6 s# s' n9 O6 ?
Minimum Clearance@最小间隙

Minimum Primitive Size@最小的原始尺寸

Mirror@镜像
# e- j1 k& Q( g9 _1 n4 b
Mirror Layers@镜像层
3 M9 J- [/ c8 a8 p" b( h
# X0 ^0 I  R/ V6 [: xMirrored@镜像
6 m# C( }! e' E9 g
Mirrored Component@镜像元件

Miscellaneous Styles@附加风格
+ U1 ~+ _( p  l' C% x
Mismatched bus label ordering@总线标记次序不匹配

Mismatched bus widths@总线宽度不匹配
% H1 S4 o+ o" a3 L% N
Mismatched Bus-Section index ordering@总线部分索引次序不匹配
: m, Y) Y) L: Z. r; r- d# @
) Z1 N: T  v" @( a. v' mMissing@遗漏部分

Missing Pad Names@遗漏焊盘名称
4 \6 ~$ M7 W7 s- P$ q
Missing Pins in Sequence@序列中遗漏管脚
% C- M2 Z4 _4 n
3 N0 C7 m2 o4 [- M/ x- RMix Sim Menu@混合仿真菜单

Mix Sim Standard@混合仿真标准

! n% v3 d# A6 Q/ oMixed Sim@混合仿真
/ w' Q* E2 }1 C1 r9 \9 [4 _
Model@模型
5 T# ~2 E8 x& t$ Y' V6 V
( ~+ H' }; m/ G& M! JModel Assignments@模型分配

* o( Z1 g: A) }4 |/ ^' D% |Model Found@发现模型

Model Map@模型连接信息
$ V" Y, t1 c  y% M5 G4 m) S0 v
. L# V( y5 Z+ c; k7 M& BModel Name@模型名

* {' J/ z( ?4 ~9 m- J) {Model Name not found in project librariesor installed libraries@在项目库及已加载库中没有发现模型名

Model Path@模型路径
' M/ l. r  o& y- }% u+ t7 x
; c0 K" T* B8 O) P* g, G$ PModel Pin Designator@模型引脚标识符
( p+ n& F9 |+ }1 I
Model Type@模块类型
8 U1 Z" Q" T/ E
Models@模型

. x# n! a5 y  c6 Q- h- m% k; c; sModels for %s@%s 模型
  g; |8 C/ M# ^; ~8 r4 _
! O: J9 g+ S1 e5 R/ w* \" ZModification Type Description@修改类型描述

Modifications@更改

Modify Composite@修改合成
; V6 N% ?5 u! E/ X
Modify Wave Colors@修改波形颜色

7 ]$ b( y) D( `9 N7 J6 U; z- zMono@单色
4 a  \& ^. a2 P  y: S
5 ~1 G; ]  C4 ]! @* J4 j* V" Q+ z2 qMonte Carlo Analysis Setup@Monte Carlo分析配置
$ M5 Y- K& ^5 N' Z
More Buttons@其他工具按钮

More Documents@更多文档

, P" S2 c: z& n# gMore Projects@更多项目

% e6 w9 F9 @( \  O. P/ r/ sMore Recent Documents@更多最近打开的文档
) j. W$ x6 a8 J! v. k
More Recent Projects@更多最近打开的项目
* l- t) U) _& }5 g- g3 |1 L  z
More Windows@更多窗口
' F0 J2 o, X( s+ F# M
' }( Y3 H7 _. q# Y0 ^Most recent document - %s@最近打开的文档 - %s
/ ]7 A6 S7 S  p0 D
Most recent project - %s@最近打开的项目 - %s
- B# G# W; R; S( O' }6 c0 Q% h
8 b7 h* J' P( r! \4 s) k9 vMove Board Shape@移动板形

: |2 h" q4 U. n. D$ T- ^Move Board Vertices@移动般板顶层
$ T$ G# p6 K8 {7 \  z
Move Component@移动元件

Move Components To Grid@移动元件到网格
! c8 K: y! }# ~0 p8 ?' s8 f
. l& W  x6 j  I' y$ ], F- q5 Y4 ?# EMove Room@移动布局空间

, c# s/ X6 l9 S( Q* X( cMove Rooms To Grid@移动布局空间到网格

Move Selected Components to Grid@移动选中元件到网格

Move Selected Objects@移动选中对象

1 y- o3 Y) G+ Z6 ]- U% r; iMove Selection@移动选择部分
* P( N( F6 H. y/ z+ D7 Z) U0 _
6 K" U$ i% `- Q/ \9 }( L: j1 j3 I" TMove To Front@向前移动

Multi Layer@多层

+ Y# H1 G! Y  C6 f% aMulti line comment@多行注释

% T; z" r% o% q, G" Q  zMulti line string@多行字符串
/ X- O8 y/ e+ D: p( G1 g& r# Z
3 }( ?3 k: t1 P* b8 t. {" I! ?Multi-Chann@多通道

Multi-Channel@多通道

Multi-Channel Mixer@多通道混频器
6 K4 ]5 W5 t" S5 R. f7 i4 D# U$ q
Multi-Layer@多层

- O, Y4 o/ W; y: N" ]MultiLayer@多层

! F; Y/ F, I% T1 [3 rMultiLayer Default Print@多层默认打印
$ C/ v3 L: ^9 ]
Name Display@名称显示
* E7 ?  N2 ^1 C  s; ~8 i
Navigate@导航
, V- K) x( e7 D1 t2 A7 K# y
2 n. |% g: ?9 Q2 ]Navigation Options@导航选项
6 z- c4 [: F; s; ~
NC Drill Files@NC 钻孔文件
! O% P  |7 ~% ]) l$ t6 y( T
NC Drill Format@NC Drill格式
5 u$ D# H7 k7 t
9 V% v  \3 B% I" e$ @, mNC Drill Setup@NC Drill设置
6 O& ~0 S4 y8 @0 X" g' q
NC Editor@NC 编辑器
8 S; F4 O( P8 E
% H1 D4 P6 Y  X1 h5 _% w3 gNet@网络

Net / Bus@网络/总线

Net and Layer@网络和层

Net Class@网络分类

4 Y5 x' l4 l- G$ N7 k2 H7 QNet Classes@网络种类

8 f0 d+ O& K+ Z" d2 }Net Identifier Scope@网络标识范围
( Z" P( ^. L& x6 l9 B* m( K
Net Items@网络条目

Net Label@网络标记
2 v3 N; R2 A& X% }3 G
Net Labels@网络标签
4 j1 `5 Q( k2 x* P
( @  H$ s7 j; ^3 W% W* oNet Name@网络名称

& o  M, f8 S& i4 w- [Net Options@网络选项
' V4 Q3 _  J8 d( O1 @( _8 j- W3 S
8 [! a* e/ V2 o' fNet Tie@网络连接

Net Tie in BOM@在BOM中的网络连接

Net Track Width@网络线宽
0 g  @2 {' D3 I; A5 o
3 v# a% q8 `7 O" `6 ]& V; a' RNet Via Size@网络孔尺寸

1 g. l/ t/ T  A& F% G+ tNetLength@网络线长
' I/ \+ S' u6 b# H2 P  B  p
Netlist@网表
( |% k6 m3 n% K! `5 p. }
Netlist For Document@文档网表

Netlist For Project@项目网表
8 ?9 {" c7 ?! w
Netlist Manager@网表管理
" K- O- W, r6 \; x
% [& S: O3 W" xNetlist Menu@网表菜单
) k3 P3 E" Y3 b7 Q! Y
Netlist Options@网表选项

# n( T/ I* y- g/ T$ X' QNetlist Status@网表状态
7 |6 p5 W( ^+ K3 w
NetPinCount > 5@网络引脚数量 > 5
1 g# T$ |9 N, ]- U' S6 `
Nets@网络

. n" M5 m: Z8 x: }! ENets (Parameters Sets)@网络 (参数设置)

Nets In Class@网络分类

5 D( \" k) I# n1 A6 b2 wNets/Layers@网络/层

3 _( _" s. ?3 k. {  k+ {7 lNew Chart@新建图表
1 J- \6 B; }; [, L% M4 s' T7 @$ J8 `
New Command@新命令

New Component@新建元件
2 A: {0 y; Z4 V; v
1 _8 I1 \9 H% [8 r9 R1 c' D5 V/ Y4 aNew Component Name@新元件名称

New from existing file@由已存在的文件来创建新文件
8 s" J; n+ d' x) G
4 d$ ~& b1 \2 |$ R1 k$ FNew from template@由模板来创建新文件
( C7 r9 j' t/ I
2 i+ H' @8 V  M$ D4 a5 TNew Keyword Properties@新关键字属性

% \" w0 V' l, c5 l$ `' ANew Keyword Set Properties@新关键字集属性

New Location@新位置

New Part@新部分
1 L) [. R0 i9 c- m; J8 m
New Plot@新键坐标图
% G4 @0 w5 G4 I  \- F
New Rule Wizard@新规则导向器
/ \9 j! T; I& r. t( }1 V
3 x& y6 A+ j$ W  Y0 iNew Time@新时间
4 e! d, j5 F) `
  a& a0 K1 Y! g* e1 E6 T9 }! YNew ToolBar@新工具栏
. ]% [, N3 i5 V" {( a
' k9 g1 b& @" I, @  N) TNew waveform for each simulation@为每次仿真建立新波形
6 c" b" U+ L, \5 ]/ T& x1 T& l
Next Component@下一个元件
9 o: g) }2 d+ T# W
, Q2 w" r. _6 |! G! WNext Part@下一个部分

Next Tab@下一个标记
1 `) O& ~$ N$ ]  t
0 w3 m, U& M( {+ ]( i6 T% v; rNext Transition@下一次转换
. I3 e' z0 j7 Y% t* G
NO@否

No change@不改变

No Component Selected@无选中元件

No Configure@无配置
; g3 |! |! F- G! m# [+ A
No current layer@没有当前层

( P, e8 {0 E  k9 ~7 L( ONo Default Template File@没有默认模板文件

No Document Menu@无文档菜单
; F* D5 Z, K* w# i" O( \/ f! T
No Document Shortcuts@无文档快捷方式
( r# y! R1 Z: m6 t* t; B8 `
, x9 a& r% [& J1 u# o9 LNo Document Tools@无文档工具

No ERC@不进行错误规则检查标志
% i* I. M8 t5 `2 K, i5 R5 m- B8 i
+ j" ]7 q' C/ M) i3 w; ~No Footprint Available@没有可用的封装

No items are selected for updating@没有选择用于修改的项

No Match@不匹配
: m7 ]0 w5 c9 C9 P
No Model Selected@没有模型选中
( M. f% u1 d. u4 y) z& E% E
- q; X; A2 t0 F3 a# h/ HNo Net@无网络

$ n: Q' U( f0 g$ q; SNo objects selected@无对象选中
* [+ V9 e. G. U- P. Z) |
/ v. o) m* b* R3 Y. dNo Output@无输出

No Page Setup@无页面设置

No Preview Available@无可用预览
' A7 `1 S8 [1 M( Z
No Report@无报告

/ Z' C; ?/ h3 O" J- J5 N* oNo Schematic Component@没有原理图元件

6 ]  T7 e. D1 x. d7 A$ b( \) N4 q; ONo Setup Printer@无打印机设置

No signal or plane layer has been selected@没有选择信号层或内电层
& {/ F5 r# o" x
No Symbol@无符号

No Updates@不改变

: @. C: M) A1 b6 w( \+ kNo Warnings@无警告

No-ERC Markers@无ERC标记
$ V  b  Y; f7 z1 Q
' K3 U5 n5 I! }* V& u$ l- @6 Q7 aNode Count@节点数
( Q$ @) y& v, Y+ H) ?! E3 f# B
: p7 B5 v: ~  h( q% Z  a* v! X! }' `Node Voltage and Supply Current@节电电压和电源电流
5 X: u5 j4 j3 h* L6 `4 z
- O5 D+ @9 z* b( Y. PNode Voltage, Supply and Device Current@节电电压、电源和器件电流

% K4 H$ o5 J* x. F" RNode Voltage, Supply Current and SubcircuitVARs@节电电压、电源电流、支路电流

2 W) x; Q) z! ]4 O2 Y6 cNode Voltage, Supply Current, DeviceCurrent and Power@节电电压、电源电流、器件电流和器件功率
5 z3 D- J% v/ N' y
Nodes@节点

  @6 L/ |) {9 Z# PNoise@噪声

Noise Analysis Setup@噪声分析配置

3 t0 L; \) }7 H- Y  R1 i0 T* gNoise/Temp@噪声/温度
* t5 h$ f4 F  n0 ]
Non-Plated Hole Size@无铜过孔尺寸
# T: m( V  k0 J" S  }
8 S- j  |- _  E% i  ENot all components have Signal Integritymodels set up@并非所有元件都有信号完整性分析模型
  K% l' k9 |$ O. k  C
Not connected to network server. You arenot using any licenses@没有连接到网络服务器, 你没有使用任何软件许可证

Not connected to network server. You areusing one license@没有联接到网络服务器，你正在使用相应授权。

Not Logic Connection@反向逻辑连接
* }0 E' w6 v- Q; y& o5 T
Nothing to Redo@无操作可重做

/ Q9 D6 J/ k* RNothing to Undo@无操作可撤销
1 F" v  M3 N* S6 \' d# i& `' Q
  o& y& T2 {# s! f- y- oNothing to Undo (Ctrl+Z)@无操作可取消
0 d2 W4 S) j& S/ u4 C7 b
5 k6 i0 ^7 ~3 G) s1 m. ~6 fNSX@NSX
- F2 v  x# z/ u, k
, m) V/ L4 m9 \' u: C% ~& z' ]Number of backups to keep@保存备份的数目

Number of copies@拷贝数量
8 G& Q0 b7 R  D
Number of Plots Visible@可见图表数目
5 M9 i9 y( @4 _) h- ?
. {5 J7 P6 F8 w; Q# SNumber of versions to keep@保存版本的数目

( m: ]( Y8 O8 }( [7 ?$ }: UNumber Options@编号选项

2 [+ ^; l4 b+ `Object Class Explorer@浏览对象分类

Object Kind@对象类型

Object Specific@对象特性
, l: j7 c9 v8 Z- ?, q/ ^3 {; N, F
$ z/ u! [: B0 W' W' j5 [. lObject Type Checks@对象类型校验
& h: x8 q) y" F" j' ]* \
Object's Electrical Hot Spot@对象电气热点定位

( U# l# s5 V7 H. p4 d  dOctagonal@八边形
# a( p% P- l) E# P
- w& q: {. N7 A1 D( V6 Y0 uOctagons@八边形

- a  F7 ~; @; I9 D% xODB Steps@ODB 调试

ODB++ Files@ODB++ 文件
2 ], X6 `4 h( o; B* k
* J+ ~: e, X4 D* e) x* SODB++ Setup@ODB++设置

Off Grid Pads@关闭网格焊盘
. T' m" m' x5 u
Off Sheet Connector@关闭图纸间连接器

Offset Component Reference@偏移元件参考
( _) \0 H0 r& P  ~+ Z) I/ }
On Demand@开启请求
+ B2 n! l5 h7 D  o$ R$ `3 l
OnBottom@在底层

2 r0 v: H& I% tOnline@在线
3 F3 B, G# s/ O/ P9 Z2 A
0 w$ S! e/ L# `6 I* F+ TOnline DRC@在线DRC
+ i& r) \0 j! H: Y6 M
Only show enabled mechanical Layers@仅显示使能的机械图层
& v: L0 j& r3 N6 g4 |( j$ G
Only show layers in layer stack@层堆栈中只显示信号层
* [, `, B" B- x8 o) M
" j2 F- D3 o% S0 p$ D- t, FOnly show planes in layer stack@层堆栈中只显示内电层
! i- l  i: ]* P- d
OnMechanical@在机械层

6 k) J3 p1 i+ h# b! R# V) t; c" G3 fOnMultiLayer@在多层

OnSignal@在信号层
6 v9 f- a9 q: r- y2 S
0 X+ _! z! N- y% C( p3 a0 G: MOnSilkscreen@在丝印层

OnTop@在顶层

Open a document@打开一个文档

Open a project@打开一个项目
9 W4 b  q1 @7 G1 A
4 b! t9 k% i* \Open a project or document@打开项目或文档

. m+ E( ]2 U2 Y5 OOpen Any Document@打开任何文档

! N: ^* F# j- k, ^/ {- bOpen Any Document (Ctrl+N)@打开任何文档 (Ctrl+N)

Open Any Existing Document (Ctrl+O)@打开任何已经存在的文档 (Ctrl+O)
8 N4 }- h4 y/ c2 Y2 |+ Z8 `5 q+ l
" w5 X7 n3 c" |0 v) Q/ ~& ~& ]Open Collector@开集电极

Open Collector Pull Up@开集电极上拉电阻

Open Collector PullUp@开集电极上拉电阻

Open Composite for editing@打开合成编辑

Open default primitive file@打开默认属性文件
9 J1 O% r5 n" z/ p# x" z2 ^; o# e5 @
% c  h2 O: B3 d7 ~Open Documents@打开文档

8 R9 P3 u+ h7 e% KOpen Emitter@开发射极

Open Emitter Pull Up@开发射极上拉电阻
! k8 t% z7 H6 A, A, h
Open Emitter PullUp@开发射极上拉电阻
: A, l% r) z2 w
7 Q: l+ I3 ~! f* wOpen Existing Project@打开存在的项目

8 i: ]; l9 {/ ^( @) I; K9 `; EOpen Exported@打开输出文本
" w: w0 y% n2 c" a% W
, Z! @& s! b$ s# I8 E7 bOpen FPGA Vendor PIN File@打开FPGA 厂商 PIN文件
" T3 G- O% J" p! G1 I0 t
& k7 e  P! t2 POpen IBIS File@打开IBIS文件
6 g) T2 {0 s3 Z/ E' m2 |
Open In New Window@在新窗口打开

ExxNEN

Altium Designer 英汉菜单对应表

鲫鱼3525

看看

KLDMZ

辛苦了，谢谢!

aygc

谢谢，不知道哪个版本的