Altium Designer 英汉菜单对应表

haidaowang

altium Designer 英汉菜单对应表

7 `8 j# P6 o8 T4 M7 O
%s - No SI model for part@%s - 没有部件的SI模型

%s Degrees@%s 度

  @5 }( m, E: |3 f%s mm@%s 毫米

%s object selected in %s document@在%s个文档有%s个对象被选中

7 v4 S2 f; T# a4 k%s Objects Displayed (%s Selected)@%s 对象显示 (%s 被选择)

& U9 M  j1 B& g& w* h: x# v1 Z5 I%s objects selected@%s 对象被选择

(custom)@(自定义)

" k7 R, C( }. c. ^* @8 M; m(pixels)@(像素)

+ U5 V5 A# O& z3 ]: X- u4 ?+12 Power Port@+12 电源端口
( p1 L3 N: F3 l  P7 P: ^
  b; Y4 l* P2 N8 C8 H+5 Power Port@+5 电源端口
" _7 t& U* J9 r7 K6 U
-5 Power Port@-5 电源端口

" R& J2 |. m; Z7 {2 P0 Hidden comment strings@0 隐藏注释行
- i' e9 y9 D: @1 C3 Z& b
0.01uF Capacitor@0.01uF 电容

9 c; b% i- W( i' u0.1uF Capacitor@0.1uF 电容
+ F4 \1 Z4 ~/ a9 e8 {1 z
1 Locked components@1 锁定元件
* k" J# p* c0 i. S, t3 K
1 By Ascending X Then Ascending Y@根据 X递增量决定 Y递增量

1.0uF Capacitor@1.0uF 电容

0 B7 [$ b  P  i100K Hertz Pulse@100KHz 脉冲
4 a" Y5 [. }; k# n$ B
100K Hertz Sine Wave@100KHz 正弦波
$ R* p) l9 G4 p4 {6 }" N' B6 o7 B/ [
100K Resistor@100K 电阻

" o6 _1 S6 \. l' i10K Hertz Pulse@10KHz 脉冲
9 B4 n/ w- a: x/ k( D0 A
10K Hertz Sine Wave@10KHz 正弦波
# D6 {) Y) u; U
10K Resistor@10k 电阻
8 L8 E0 f5 @$ R7 H( R; l* x
1 k5 \8 E% V* r% c" l+ L10uF Capacitor@10uF 电容
& L* \) C4 o8 O( ?0 y' D2 n
1K Hertz Pulse@1KHz 脉冲
: P: c4 R8 o6 O  N1 B, {3 F2 p8 \
" {. u, |1 a/ G+ ]4 g1K Hertz Sine Wave@1KHz 正弦波
, k( E5 v# \) d: Q
1K Resistor@1K 电阻
, A: D4 {; w1 i4 @+ z3 L, w
1M Hertz Pulse@1MHz 脉冲
* p' R2 E+ `; z( ?8 S, D) G
& l2 t5 a# l% J7 b& N: O+ b1M Hertz Sine Wave@1MHz 正弦波
$ W- z( T: o5 f& p6 m4 ^. \( v2 m
5 w$ B+ \( @( ]( H8 |9 F2 pads and vias with a hole size between 15and 30@2 焊盘和过孔的孔大小在15-30之间
, h0 i; h0 z3 y+ E1 c4 U
2.2uF Capacitor@2.2uF 电容
! |, X2 o* l0 s, ~
4 All testpoints@4 全部测试点
. y" I5 u% Y) ]6 m3 R+ o  K7 v8 Z
4 Port Serial InteRFace@4 端口串行接口
# O9 ]4 |; }6 _% P4 |' S, [3 m/ F
/ s' d" ]/ Q1 X6 X: f* L0 Q& i4 I4.7K Resistor@4.7K 电阻

& W1 I! K( I4 }1 M3 X+ o47K Resistor@47K 电阻
6 K7 R* t& y: ^* t2 j' f
% R6 b& q/ G* i7 y- P5 Component track and arc silkscreenprimitives@5 元件丝印层的基本线和弧线
: P& G7 i) ~1 U5 g, h
4 N' c2 v! z& |7 {+ DA Keyword@A关键字

Abort Simulation@终止仿真

About Design Explorer@关于设计浏览器
: w1 H3 Z- h4 K5 Z! s% {+ d
9 S, V+ x7 c. E& M5 a& Z4 TAbsolute@绝对

4 {" c3 I" X) C  b, w" VAbsolute Layer@绝对层

& _: |8 A4 x+ B! {Absolute Origin@绝对原点

1 D, \' \5 |- m* Y, r2 R; pAC Small Signal Analysis Setup@交流小信号分析配置
' w+ P! Q# g5 x" R+ `; ^# i, @( }( f
! |. g! s! x2 Q# {, F2 ?Accept Changes (Create ECO)@承认改变 (建立 ECO)
  r! K5 p- T2 Y) A
* e. r% b4 Q% s5 x2 Q( sAccess Code@验证码

. P; m1 o( `4 O% @/ ~Accuracy@精度
; ~2 E! s$ U; Q
' |% A- Z- j  s" k6 B$ tActivates open documents@激活显示文本

+ r- ^* I8 m* K+ p8 N) i* JActive Low Input@激活低电平输入

0 j0 g; W( f) C# Z- U* dActive Low Output@激活低电平输出
7 o2 T7 j5 x" Y% ~/ b& o
; @: q9 l: ^1 v6 o- kActive project@当前激活项目
( s7 q  k. b  g6 d  ~9 d
1 V! I8 f( y% E: P5 kActive sheet@当前激活图纸
4 D+ g) @  Q  f/ r* k) G
0 F4 |* T' ]  O& kActive Signals@激活的信号
* z+ m# i& k# ~
, r: q( k$ `4 i/ N9 WAdd All@添加全部
# e& A- r6 E" K
8 P7 v  L, G. t' ?( \Add All Waveforms@添加全部波形
4 t2 y& j. N4 v) e
" l9 |6 E4 r. yAdd as Rule@作为规则添加
- P0 f: z. G# f  K% i& Q
Add Assembly Outputs@增加装配输出

5 Y3 q3 }. p* T- aAdd Class@添加分类

Add Component Part@添加元件部件

Add Document@增加文本

Add Document to Focused Project@添加文档到当前项目
, \( C9 i" E+ }% d& k
Add Documentation Outputs@增加文本输出

0 ]% v2 ]& ]" p+ |Add Existing Project@添加已存在的项目

) z: `# P3 v6 L% xAdd Fabrication Outputs@增加生产输出
& T# ^8 T- @% H
, V& O. @( z2 B/ B/ B# B$ i! ZAdd first condition@添加首要条件

  m9 j% @( `! |3 ]) JAdd From To@添加From To

1 d/ a' ^2 F, n( ?" z& |Add Internal Plane@增加内电层

Add Layer@添加层
, N5 e: X8 {" P! p# ^2 W4 S
' s3 Z% [# O4 b7 nAdd Library@添加库

Add License@添加许可证

3 p) h9 |7 {5 g  OAdd Net@添加网络
3 }6 P) U3 h2 C3 P
  Z" f6 P* f$ V! kAdd Net Class@添加网络分类
  B9 U$ E3 t. ^
Add Netlist Outputs@增加网表输出

Add New Cursor@增加新光标

Add New Model@添加新模式
: w9 {' _1 \* I% F
- A! M% K! [6 f) [: @Add New Project@添加新项目
! [( L) K2 M% |0 T- P& F$ x4 I2 ?, ^
% e$ R2 u/ f& W9 bAdd One@添加一个

Add or Remove Libraries@添加或移出库文件

Add Other Outputs@添加其他输出
: N/ E0 ^$ ~# \4 C1 k2 @
Add Plane@添加内电层

) g9 ^. s- B  ^( H2 I  FAdd Plot@增加图表

Add Project To Version Control@将项目添加到版本控制

Add Remove Component Libraries@添加移出元件库
; ~2 |8 p4 F# [+ v* Q
; p+ X3 }; H! n, T" BAdd Remove Libraries@添加/移出库文件

Add Reports@增加报告
; I8 x0 i# J% E/ T1 E! v* R
Add Selected@添加选择的

( _: N' G! ]( y' @, L! ~Add Selected Primitives to Component@添加所选基本元素到元件
- ~+ C% m5 o" c# o* @! l
Add Sheet Entry@添加图纸入口

Add Signal Layer@增加信号层
& _! r' P5 \: d! Z
" ?" u7 U) y7 y1 y4 J% zAdd Suffix@加后缀

) O* L% F1 g/ m. t# k) @Add Template to Clipboard@添加模板到剪贴板
0 s7 R& {  R" S* A* H
, @: P$ d) h: O! wAdd To Current Sheet@添加到当前图纸

Add to Custom Colors@添加到自定义颜色

Add To Design@添加到设计
% X  A& w1 n/ E" F7 K0 |) \
Add To Entire Project@添加到整个项目
+ Y. j. b- N) O! R  U- C* ?
Add to new Y axis@增加到新Y轴
( ?, m( ?; L, c+ U4 `7 q
8 {2 u9 p3 E  W" b/ IAdd to Project@添加到项目

9 p5 i6 S  l# ^3 k1 _* B* FAdd To Sheet@添加到图纸

  `- \, g, ~! X6 qAdd To Version Control@添加到版本控制

- e% a, D* H- ^* E! wAdd top level signals to waveform@给波形增加顶层信号

! O! Z' e2 B: m5 l3 dAdd Variant@添加变量

Add Watch@增加监视
+ m2 N# t1 ~% \0 ?: i! a; g
Add Wave@增加波形
# u& s) F0 [$ R. b+ ^2 N# }- O" `
Add Wave To Plot@给图表增加波形
! M/ a4 m7 n9 I1 G8 |" ^7 H0 l
- Z8 G1 X8 s2 c9 t: E' WAdd Waveform@增加波形
2 ~/ S5 v! i. H5 A  ~0 m: z
Add waveforms to the new plot@给新图表增加波形

! ?7 _+ }& S7 ~Add Y Axis@增加 Y 轴

Add/Edit Model@增加/编辑模型
* ^$ l% n9 [, c) e" P% g
. {( t: y( t! l4 tAdd/Remove Libraries@装载/移出库文件
) _# t( h5 v7 N- ?4 n% C; _+ F
  _6 z4 y! {3 t: S, z$ BAdd/Remove Library@装载/移出库

AddAlias@添加别名

Advanced (Query)@高级 (查询)
$ m+ O* ]1 S0 p: @7 z
8 P5 p1 x1 u/ `; ^# tAdvanced Mode@高级模式
2 W. J+ R4 p9 I; T
# t2 H( h/ Z  s) ?Affected Document@所影响的文本
" v2 @$ d/ R+ F" u$ A* R
- E3 m6 ?  T7 Q8 K' n' e/ t2 AAffected Object@所影响的对象
% J5 F  K0 f( {
Aggregate@合计
; V" ~3 B* R2 k. N8 Y3 c
. z2 P$ {# q! m, p3 WAlign Bottom@底部对齐

% P4 D4 e6 n: A5 PAlign Components@对齐元件

4 K! G6 p; k, g/ b! |Align Components by Bottom Edges@根据元件下缘对齐

Align Components by Horizontal Centers@元件居中对齐
9 m$ t6 Q* v, s: }( O6 @, j# Q
Align Components by Left Edges@元件左边对齐

% e6 A; R( ^: w* H; xAlign Components by Right Edges@元件右边对齐

Align Components by Top Edges@元件对齐顶部边缘

Align Components by Vertical Centers@根据垂直中心对其元件

Align Left@左对齐

  `# H9 H. x9 o- MAlign Right@右对齐
# V$ r' J4 r2 K+ K
Align Top@顶部对齐

; }; x2 R3 F# ?: L6 bAligned - Bottom@对齐 - 底部
! e: u/ D+ O. w9 Z- m
& t# P; t" Q% v+ @. HAligned - Center@对齐 - 中心

Aligned - Inside Left@对齐 - 内部左边

& ^; m' D/ m/ j! Y- cAligned - Inside Right@对齐 - 内部右边
% r& p1 `( K+ Z  b+ {- O+ w
) v6 E4 m; n9 F6 l) o2 p* sAligned - Left@对齐 - 左边
+ }% o2 Y3 \& Z+ d+ C- r# w+ S/ n1 b; f
Aligned - Right@对齐 - 右边
% D7 p+ M* I( D% q/ W+ K* M
Aligned - Top@对齐 - 顶部

) P$ @# R- m7 W) i5 Hall@全部

& @" T- G) K) fAll Components@全部元件
$ K, S# s; C3 `' n) P
1 e8 k( B) A" J6 sAll Draft@全部草图
/ y! t3 Q( w' K. ^$ A+ w- n) I
All Final@全部最终
; u% [0 a6 |/ ]$ L
. m2 D. i4 D& _  W& O# _& k" fAll Hidden@全部隐藏
8 z, b2 U' d  h9 Z  `# p2 j; N
All Locked@全部锁定

All Nets@全部网络

$ g7 g1 x4 I% a7 tAll Off@全部关闭

/ Q% m+ F8 z' x- m; \! f( ^. nAll On@全部打开
$ Q. l8 P' f& b/ R
All On Current Document@全部当前文档

, x0 K/ u+ @! m" HAll on Layer@全部打开层

All open schematic documents@所有打开原理图文档

All Orientations@所有方向

All schematic documents in the currentproject@当前项目中所有原理图文档

All Text Docs@全部文本文件

Allow Dock@允许停放

/ u6 A6 S$ E( h/ nAllow multiple testpoints on same net@允许同一网络多个测试点

Allow Ports to Name Nets@允许端口到网络名
- I( C0 e+ u* }! z
Allow Sheet Entries to Name Nets@允许图纸入口到网络名

Allow Short Circuit@允许电路短路
# g( O1 R6 u  u  `
& s; e: j5 Y$ R0 g0 w- u/ _+ P0 AAllow Synchronization With Database@允许和数据库同步
' z5 n( i0 c- x3 \
$ K7 g; X  ^4 VAllow Synchronization With Library@允许和库同步

Allow testpoint under component@元件下允许测试点
% a8 {; t( ^  r" T4 s4 _
' d' I4 E7 f' k; hAllow Vias under SMD Pads@SMD焊盘下允许过孔

Allowed Orientations@允许方向

" ^- q$ X' {5 J2 uAllowed Side and Order@允许边和定制
0 S! O4 \4 w. M0 z/ A2 x' ~
, I: U( B9 _, ]6 l, G  m6 V; @0 HAlpha@字母
* R* ?- t( ?$ c: l
6 ?1 a8 H! }9 [0 {Alpha Numeric@字母数字

( H% V5 Z6 b( N' w1 XAlpha Numeric Suffix@字母数字下标

" U5 ?- ~( U6 dAlphabetically@字母顺序

0 ~0 X0 `9 r$ R1 @6 S/ n0 s/ KAlternate 1@另一选择 1

Alternative@其他选择
) \$ p' M! J' F4 X
Always load error file@总是加载错误文件
, o: y4 x6 m. V0 w" o: Y
Amplitude@振幅

$ G+ r% L6 @1 y* _, h+ i& h- gAnalog@模拟

" v4 j+ {- D  U0 S" b8 {$ _Analog +12V (+12V)@模拟 +12V (+12V)
( v" s$ e0 z% Y* a$ R* l: }) g2 `
9 O0 b: O- D5 D& EAnalog +5V (+5V)@模拟 +5V (+5V)
( a# S/ [5 O  ~, u+ y4 h5 ?
1 g$ q9 s; l% P6 }+ t1 `) l* h  TAnalog Ground (AGND)@模拟地 (AGND)

* A, z$ K9 C& J: \! fAnalog Routing 1@模拟布线层1
% [7 ~, A* S3 s* o/ N" f; c; T/ u/ _
Analog Routing 2@模拟布线层2
' k! t" c$ F1 U: _- V6 h5 P
Analog Routing 3@模拟布线层3
: [, E1 `  T+ L. F' }2 Q1 u# h0 z
. l* T: O9 N9 h" ~+ K0 E. v: C* v( ~Analog Signal In@模拟信号输入
+ Y& {& F/ V3 o+ M; C! j
Analyse@分析

Analyses Setup@分析配置
. f$ h/ f7 V7 F( p$ R6 q
/ n% P! O. H% ^& `! R+ o% rAnalyses/Options@分析/选项

Analysis@分析
0 k3 ?5 |  g( f% L/ m. I+ H+ z
Analysis Errors@分析错误

Analyze Design@分析设计

2 N$ K% F7 o2 r1 Z8 n2 `# ~Analyze Document@分析文档
0 W& ?2 A. v! w5 a
! g: n0 R) H) @' t3 `7 mAnd Gate@与门

And to wrap long lines@增加到可交换长行
$ f' h0 A# w& q$ S7 I3 c% T1 K9 k) q
Angular@角形

Angular Dimension@角度

Angular Step@角幅

Animation speed@动画速度
* Y7 u5 E4 P3 `3 p
) P  C0 O8 V9 g0 a4 IAnnotate@标注

Annotation@注释
. C8 h4 ^# E# Q3 [" L$ U0 {6 n0 K
7 [8 ~. k9 _+ Z9 v: ~. W7 a! n3 oAnode@正极
/ s' p3 Z) C- b% `' C6 y
ANSI@ANSI
$ B6 N1 P/ {' M! E& K
1 W0 `% a' I3 o& q/ r5 hAny@任何

Aperture File (using Wizard formats)@光圈文件 (利用向导格式)

Aperture Library@光圈库

Aperture List@光圈列表
4 Z3 q- |) p( j( H; n9 U
+ y8 Q  }, t: B$ X" YAperture Matching Tolerances@D码表匹配公差

Append Sheet Numbers to Local Nets@附加图纸编号到本地网络
* R+ M3 a; F& T
Applicable Binary Rules@适用的二元规则
" A6 t4 \) R4 @
) ]" B3 Q$ f8 u- K3 N, }Applicable Rules@适用的规则

4 T; w' Q8 t' y, oApplicable Unary Rules@适用的一元规则

Apply Filter@应用过滤器
2 x$ L5 V2 q' t! s
6 a" `( d" S4 N/ QApply to Active Chart Only@仅适用于激活图表

3 x. D: q! O) r6 R. J- yApply to Entire Document@适用于整个文本
. `! m% Y/ z, R3 P5 V4 z
) e5 d0 ?/ C2 v1 @' L" DArc@弧线
' L/ B2 ~! g# S
& G' `, I# c3 U  L8 CArc (Any Angle)@弧形 (任何角度)
  k5 f/ s6 f$ L) E5 W3 l6 \' H
Arc (Center)@弧形 (定中心)
, W4 u6 H# x* C' J$ O9 s  B
7 U" m8 G# u3 B/ N: r7 R# XArc (Edge)@弧形 (边限)
9 P2 K" r2 c9 ?3 ?& @8 u
Arc Line Width@弧线宽度

Arc Radius@圆弧半径
' J" k  Z, e- D8 X5 R
Architecture@结构

Archive project document@存档项目文件

, T" B- l& n+ i4 T3 H# YArcs@弧形
: A6 B7 \5 q- d
; Z: a" i/ `* c9 ^/ |+ gArithmetic@算法
& [6 @# U+ N; U7 q/ c3 C
Around Point@附近的点

Arrange All Windows Horizontally@水平排列所有窗口

Arrange All Windows Vertically@垂直排列所有窗口

Arrange Components Inside Area@在区域内排列元件
& n6 S; W* d, p2 }# D) z! O" [
2 ^# {# j" }8 A( s3 _$ r+ m; aArrange Components Within Room@在布局空间内排列元件

4 n5 ?  _' P, q% YArrange Outside Board@在底边界外排列

  W. O: c: ]$ t0 j2 JArrange Within Rectangle@在矩形里排列

Arrange Within Room@在布局空间里排列
. L# B: s7 q9 k
Arrow Length@箭头长度

Arrow Line Width@箭头线宽度

Arrow Position@箭头位置

Arrow Size@箭头大小

" s0 d2 t2 L  h/ e  r5 Q9 _Arrow Style Power Port@发射型电源端口

$ C- k$ ~0 S/ V+ U  I' n7 P5 A7 nArrow Width@箭头宽度

Articles and Tutorials@文章和教程
- F# C# y$ y: C$ V* u
  E$ s" w% w% k, R- i: c3 pAssembly %s@装配 %s
4 d3 k, Z) }  ^; n) P: [- A: N
Assembly Drawings@装配制图
- Z+ p! K7 ]' s
Assembly Outputs@装配输出

; f9 [7 F6 h2 Q- w/ X5 HAt Margin@在页边距

At Window@在窗口

( K9 B0 P( D0 L1 BAttributes on Layer@层上属性

) F6 ~! ]" o! g, t* _Auto Create Composite@自动创建合成
. s7 L- Q6 t% I" V# C
) S7 y2 u6 w" X' TAuto indent mode@自动缩进模式

Auto Pan Fixed Jump@自动平移固定范围

Auto Pan Off@自动平移关闭
* I; G+ X5 a, k5 w
Auto Pan Options@自动平移选项
3 M+ N) q$ n4 w- G6 Y( o
. T! |- @4 W" M( g0 y5 q- Y+ eAuto Pan ReCenter@自动平移至中心
/ ]$ b$ g( s5 j" j" K& Z
Auto Placement@自动布局

- T& t% r% V5 z9 E. AAuto Placer@自动放置
& b0 J/ N7 S5 q: \2 d
; [& h  t0 J2 B% v6 _( t  iAuto Route@自动布线

" S( W9 j' w) _& e6 X2 b" S4 EAuto save every@自动保存间隔
* M6 R/ V7 ^3 x7 R: s. Y
Auto Zoom@自动缩放

: p6 U$ F+ e8 o. `Auto-Increment During Placement@在布局时自动增加

  w6 V& W. O  a# n9 VAuto-Junction@自动加节点
7 s& {3 r4 i* @
Auto-Position Sheet@自动定位图纸
: X  X% E" d2 h! ^9 {0 x# o
/ r7 P/ L$ f1 k0 KAutomatic (Based on project contents)@自动（基于项目内容）
1 |9 Y3 N0 P( c
Automatically crossprobe first error@自动交叉检索第一个错误
/ i1 {- z( t  C
: ?" `3 \+ K& K3 R* l6 jAutomatically Remove Loops@自动清除回路

Autopan Options@自动位移选项

9 J) i# H, r; Z; lAutoposition@自动定位
9 \) s+ E4 h  h
Autosave desktop@自动保存桌面设置

Available Libraries@当前库

$ R2 y8 ~% }; i+ wAvailable Routing Strategies@可用的布线策略
4 k5 V6 p: U7 D. z  ^# u+ `5 S
9 F+ f, i6 M0 c. d5 vAvailable Signals@可用的信号

Average Track Length (mil)@平均铜线长度（mil）

Avg@平均

7 k" ^: S( a. s1 V( iAvoid Obstacle@避开障碍物

+ e1 p8 x, Q( ?2 aBack Annotate@反向标注
; [! g) _  T. V
Background@背景
7 g; |; v. r8 m! A' p6 y
' M  N2 z' G9 l* K; |/ k* p7 cBackspace unindents@回车取消缩进
8 r, M0 j* a. B* x. }2 r$ ]( H
Backup Files@备份文件

Backup Options@备份选项

  R% D# }) p+ I9 H3 `6 ~2 Q6 d/ [. _Ball Grid Arrays (BGA)@BGA

Ballistic@可变速度移动

Bank1@组列1

4 O$ i/ c9 ~1 U, UBank2@组列2
* ^9 `& Z( c. j# ?
Bar Style Power Port@条型电源端口

9 P2 r/ D  j. s4 hBar to use as Main Menu@栏作为主菜单使用
6 q& X1 \% @/ U  H" |( e9 \
1 v' m& I( a" U8 hBar Type@栏类型

Bars@栏

Base Value@低电平

Baseline@基线

Baseline Dimension@基线尺度
/ w6 M$ P, h, l: r6 q) T( T
- d8 G# {) A, vBasic DC@基本直流

* ?2 I# J$ q: f6 q& Z9 y: Q3 _+ N+ OBatch@批处理
" ~5 ^1 k# X3 t+ c( v4 ^
/ Z1 g+ n0 ?" l2 d2 o- u  jBatch Mode@批命令模式

4 l$ P# S! F0 O1 D8 ^  `5 LBegin Group@开始分组
7 X2 [, w$ s  }' S$ `
7 S; w$ ?" W2 q* f1 j% E4 ~: H/ NBelow is a list of all the processesprovided by this server@以下列表是此服务提供的所有处理模块

Beta Deg@Beta降级
" ~2 c; M( t* v' T- ^) {( \
+ h" Q; Q  }. l/ K- R* {5 K" _: aBezier@曲线
2 |! s! k  e) v5 [; T4 m) |1 _
BGA Options@BGA 选项

Bidirectional Signal Flow@双向信号流向
& G, x/ N4 x) y& l
Bill of Materials@材料清单

Bill of Materials (By PartType) For Project[%]@项目[%s]物料清单(元件类型)
7 l$ T( ~' P( @% Y5 W
. l8 j2 M# ]5 D5 u% c/ w  ABill of Materials For PCB%s@PCB %s材料清单

Bill of Materials For Project %s@项目材料清单%s

Bitmap File@位图文件
; T% I& \9 ^9 ?4 A+ z
Blank Project (Embedded)@空白项目 (嵌入式)
# l- _- r8 \5 ^- W
. ^: a& M8 a' u' L3 oBlank Project (FPGA)@空白项目 (FPGA)
' M8 @; x2 Z) J6 a9 K$ g
Blank Project (Library Package)@空白项目 (库包)

' S5 X+ R$ b" K7 {$ v, QBlank Project (PCB)@空白项目 (PCB)
% w2 B; B) z* Z0 o1 q9 g3 K4 D5 f6 N
, K+ r( v& h& n8 U  ~# i. ABlock Indent@块缩进
+ b* y2 S. |) v
Block Name@块名称

Block Name : %s@块名称 : %s
3 P9 M1 w; C) o3 c% k. l
Board@板
9 [2 L% n/ o0 T/ T
& t( g3 \2 Q  D2 e7 y; NBoard Area Color@板区域颜色
# S; D& U& x  J  w. z; g$ m# w+ S9 y
Board Dimensions@板尺寸
* p) t7 W; ^/ q9 K
* j! _1 f- f& G/ R; ?Board in 3D@3D 板视图

4 `) w# p: L& T: y) |' k$ Q' zBoard Information@板信息

: E" ^( a9 z; @Board La&yers & Colors@板层和颜色

# G0 J. {0 f# E% F' L' _$ cBoard La&yers && Colors@板层和颜色
) X1 |0 y7 s5 J- _$ t
Board Layers Colors@板层颜色

Board Layers & Colors@板层和颜色
1 y, _  l- u7 O% l- O
: M" D! f  u6 O. D/ `Board Layers and Colors@板层和颜色
/ ~- h9 V+ W" k
Board Line Color@板层线颜色

5 D# I% y4 I2 eBoard Options@板选项

Board Shape@板形

Board Specifications@板技术参数

: z7 Z* ]3 |) SBold Waveforms@实线波形
6 T/ ]1 G& B+ i+ s3 c
BOOLEAN@布尔数学体系

6 m. U) l4 v- f9 l5 h( o! [Border (Auto-Detect)@边界 (自动探测)

Border Color@边框颜色
3 G! ^' z8 {9 `" F6 s
9 }' r8 Y- ^, {9 J" [2 MBorder On@边框显示
2 c1 r2 ]+ s: ]
Border Width@边框宽度
; f- x) K( u$ n4 \4 K. P
Bottom@底层
9 ~0 i# |! f* W2 R
Bottom Dielectric@底部绝缘层

  T0 x/ b6 r. ]6 x2 NBottom Layer@底层
) C6 D. U% _# n7 i4 r; b
8 c$ B/ [! M8 ]- oBottom Layer Annular Ring Size@底层圆环尺寸

& }" r* t( ?% [, W6 JBottom Overlay@底层丝印层
; @! Q3 h: @$ ~3 U- g
) I2 m3 |+ c% D* |5 h! B6 J, YBottom Paste@底层焊锡层

9 g# T: s/ Y5 v: vBottom Solder@底层阻焊层
6 J$ v4 Z+ {6 o! t% g- q- o
9 ~& ^+ S3 _8 O; i% V" {. DBottom Solder Mask@底层阻焊层
2 `- T* n: F5 p' g7 b0 u2 k
* ?1 |6 G  E2 x; y6 ]: _BottomLayer@底层
2 n. G* o; u6 ~+ e' U+ L( g
# w, T+ A: W2 \( X/ ?: LBottomOverlay@底层丝印层

* K/ z3 D- m. Z* t6 _Brackets@支架

Break All Component Unions@从单元中分离出所有元件

& @$ k  Q* p1 C, s9 XBreak Component from Union@从单元中分离出元件

Break Track@断开轨迹
2 s( k  F' N8 D2 ?$ L$ [# |
$ s8 @0 ~  z7 fBreakpoints@断点
; G' X) G/ u+ t+ y1 M
Brightness@亮度

! T+ h5 `2 O! ~6 W( a8 CBring To Front Of@带到某对象前面

( O7 ~# |( k2 d- P# _. KBrowse@浏览

& S! p/ ^$ Y8 |5 l, X7 JBrowse Component Libraries@浏览元件库
# U/ C" Q2 |2 r+ O7 m1 ~+ i
Browse Components@浏览元件

4 ~% F3 p. _$ l6 E, A" n8 [Browse Libraries@浏览库

" K6 B# T" w  ?( N: xBrowse Library@浏览库文件

' l, r: v# ~) _+ N2 E0 k) S- }Bubble Help Advisor (Shift+F1)@浮动帮助顾问 (Shift+F1)
4 E3 U8 i  z/ K8 {! j- a
Build Composite@构造合成
& ]1 ^4 e7 H. u) ]/ T- j. d5 n1 B
' F& `1 y/ Z  XBuild Later@后来再建

Build PCB Project@构造 PCB 项目

Build Project@构造项目
" f, o) P5 w: K
Build Query@构造智能语句
( u7 Y+ L" \6 k/ d+ k
8 q: G! S3 o! LBuild Sooner@立即创建
4 U2 X: p! R6 r1 p# W
Build-Up@绝缘层对
5 h) U7 m0 _+ _: z
Building Query from Board@从板构造查询
3 ]: @* g( ]2 p6 m
Bus@总线
" E- ]1 |* g+ Y. |0 b
- [) J! V( q2 I3 w# B$ ^" s+ @Bus Entry@总线入口
9 S' Q7 E$ J% a- G- f9 t
* K3 Y5 r9 r3 d- g1 YBus indices out of range@总线超出范围
% {/ i- @) g& @, F
Bus range syntax errors@总线范围语法错误

2 S9 O3 y2 O' s) B; u7 ]Bus Width@总线线宽
/ F. R  R4 C- ]3 F0 u1 n" p1 u
/ x% e0 @% T* n! K4 DBy class@通过类

By document type@通过文本类型
: U) }' c+ m4 Z. P+ ^. v1 D
+ u, g; Y' S) p, ]& YC Menu@C 菜单

; I) ~2 T3 w& R4 e- iC Standard@C 标准
& N2 ?6 y; \2 F( W$ ?
+ m. O, f. p* @5 DCalc. Copper Area@计算.铜面积
5 T" u7 y6 }, H0 s' M0 V6 S
Calculated Impedance =@计算阻抗=
5 B4 }0 w0 M2 n% a
) O' m$ H, W' a& m/ C4 O7 ?! H5 oCalculated Trace Width =@计算线宽=
) _: K* O- x4 G
; l- H! v5 Y7 e. _# vCAM Document@CAM 文档
9 H  C$ b( ?. C. v5 _  }8 j1 [0 P
: W8 m: J# a2 P$ iCAM Editor@CAM 编辑器
# V7 F; a5 E' ~" Q6 C/ c7 M0 o
! ^$ l1 V, y, n: n3 YCannot Locate Document %s@无法找到%s文档信息
; W8 E2 ?) {$ y- d3 i1 l3 @0 B4 }
. a0 _( `$ J8 D" R5 I$ l* DCapacitance@电容

( V% m! L0 N, F1 {% v0 w, p4 mCapacitor@电容

+ [% D- J: C. {9 ~Capacitors@电容

' G$ {8 Z) A) K4 s0 u! Y/ dCategories@类别
' Z. v" a& `' f, `: [" ~: p
Cathode@负极
  q: ]. w( w* G/ X) S( h
4 S/ T0 {5 [' ^7 ^5 nCenter Dimension@中心点尺度

Center Horizontal@水平居中
  C' ^& t# W  ^! h* i, `
Center of Object@对象中心
, }3 X, d' a7 m( P. H. m
Center Vertical@垂直居中
7 F- e$ |6 P# L+ [& Q4 t  z
Change Language@更换语言
5 S6 h! a4 T1 u$ \0 t: f5 N
4 D, k$ {; Y$ f8 V5 ^+ c* O3 wChange Order@改变顺序

& `! Y- v* d2 F9 oChange System Font@改变系统字体
- w, @5 b2 p& h! ?7 [4 [! n
Change Technology@改变封装技术

5 [2 J" Y1 E6 I: ^Channel Offset@通道偏移
+ k$ h: z( R0 I: |# D# |# Z4 _
Characteristic Impedance Driven Width@特性阻抗驱动线宽

4 ~! N2 \- G  d3 l" B3 ~) r: eChart@制图

Chart name is blank@图表名称为空
( C; Y+ B, W' B5 X) K, `( B8 q
Chart Options@图表选项
* d: q2 R5 |/ v! h, M$ C) |
Check All Components@检查所有元件
9 _! ]. Z% p- u3 g0 {' w
Check In@签入

, w  I! w. m$ @+ hCheck Mode@校验模式
0 N  o: P7 m9 S! _/ Q0 w
Check Out@签出

  b/ V, h& j1 T. ~7 _Check Syntax@校验语法
) F8 x7 O7 H5 `( T6 w2 ?" X
Choose a snap grid size@选择捕获网格尺寸
1 D& U, J& f" |& @3 y6 T1 N
Choose Color@选择颜色
/ a' L% x2 G% `  v( a; \
, }! g+ t8 _" n( l/ x, IChoose cursor to delete@选择要光标删除

Choose cursor to jump to@选择要跳转到的光标

Choose Default Backup Folder@选择缺省的备份文件夹

  `5 o& d3 I7 o1 \' G, iChoose Default Document Folder@选择缺省文档文件夹

Choose Design Rule Type@选择设计规则类型
9 K! j4 v  a. {/ g2 j5 l2 H- q2 Z) i
Choose Document@选择文档

; X7 c8 ^5 a: ~- y4 `Choose Document Scope@选择文档范围
6 P( p- ~! _9 C* |
" f! w/ `4 X1 O! P, a) oChoose Document to Open@选择要打开的文档

) ]' _% l. m/ w9 K7 q; q& v4 aChoose Document to Place@选择文档放置

Choose Documents@选择文档

Choose Documents to Add to Project %s@选择文档加到项目%s
' r' ?" H! p6 r5 {, o3 x' _
, [% Y+ [! r( P& Y9 U# RChoose Documents To Compare@选择比较文档
# U# S6 m' J4 e2 u6 `: P' d
9 y: u% x4 n8 T! \4 KChoose documents to compare - one from theleft list and one from the right list@选择比较文档 - 一个从左面列表另一个从右面列表选择

; o2 `7 D9 p- w, A9 h6 B) MChoose Project@选择项目

% A1 g$ m" u: s1 I2 C" I' q* [) bChoose Project Group to Open@选择要打开的项目组
6 O4 B9 a! ?# m% B' T- s
Choose Project to Open@选择要打开的项目
% l( F) C. f0 n% o+ s. \
Choose second corner@选择第二角
8 @8 m! U+ L" E5 R, F( n
  r: f! t3 V9 ~) j8 m6 O0 hChoose the document to compare against thedesign hierarchy of %s@选择与设计层次%s进行比较的文本

3 g- r8 L8 \# ]7 k8 t8 C8 XChoose the document to compare against thedesign hierarchy of Documents.PRJPCB@选择与项目文本的层次设计进行比较的文本

$ _' K0 c0 r9 Z1 K0 {Choose Top Level@选择顶层
; i- Z% Q- N8 h1 R7 p2 n5 O' e
8 Q& X: J# o* A0 K: ?9 rChoose WAS-IS File for Back-Annotation fromPCB@从PCB选择 WAS-IS文件作为反向注释

Circle Style Power Port@循环型电源端口
/ {( ?: K8 u7 L/ p- M$ ]4 h
Circuit@电路

, S, K; n, @; U6 O8 J7 U3 T. ~! H! |$ g6 ^Circuit Simulation@电路仿真
0 S7 B* h# v! q6 O1 `7 c. h
5 d7 |2 j$ _+ w0 ZCKT@CKT
4 ~, L, S" d; G  n" @+ p2 z
: i& x- F& h8 lClamping@箝位
, J% u" j4 b5 G  [7 Y
. a7 H1 E: Z# n+ _" wClass I@分类 I
  |1 q. q" Z" @% L+ y& l1 r' C
! s$ `7 q9 x/ m* QClass II@分类 II

' A1 Z' [- _5 GClass Type@类型

Classes@分类

* ?  B3 C  o4 TClassic Color Set@典型颜色设置
5 @& _1 j- P" t: u: M0 A
Clean All Nets@清除全部网络

8 \6 [4 y! R4 wClean Single Nets@清除单一网络

Clear All Nets@清除全部网络
, @4 P8 S: `* M4 \) Q8 Q
0 [* C% B5 f" L: D: y1 PClear All Test points@清除全部检测点

) L" G; D( c" {# P6 T: _Clear All Testpoints@清除全部测试点

Clear Browser Marks@清除浏览器标记
, H. I3 s+ z' @# C2 I9 Y
9 C1 u$ I2 d& m  W6 W- m  d4 ~Clear Class@清除类别
7 {3 C6 h- K9 g$ Y1 w9 Z
Clear Current Filter@清除当前过滤器
) O; [' B! v% D4 P7 D/ c& K+ z
Clear Current Filter (Shift+C)@清除当前过滤器(Shift+C)
6 _  t, `4 |* r$ `
Clear Existing@清除已存在

- a4 \8 v" ]9 M+ Z" \Clear Filter@清除过滤器

  @' x; X/ f, N5 b! K7 o! y% y9 qClear History@清除历史

: c* S/ ~( Z. q' [Clear Memory@清除存储器

8 t2 i. B, p/ q5 ^( `) v- FClear non-numerical values@清除非数字的值
6 x7 H! G: r2 u$ ~* R, f+ y% V6 K
! {  H) ?/ }6 M* `8 l. a3 ]Clear Selected@清除已选
! r* Z' i) W0 ~0 H
Clear Status@清除状态
7 V0 n$ [+ x2 ^, f, K. o7 R7 [
5 \. j' r; w' iClear workspace compile messages oncompile@编译时清除工作空间编译信息
, Y: \2 q3 F. X* G8 w
% @6 Z+ k/ @# F4 n+ ?4 NClearance@间距
- }# K4 j0 ~% B
Click Clears Selection@单击清除选择
" n# a" \+ y$ a# F& J  Y+ y. M
2 d" y$ V  J4 s4 K; C3 k% V. KClick on the finish button to complete thetask@在结束按钮上点击完成任务

/ s3 D2 v* t9 T2 z% e; ^1 Z: |9 [0 W9 GClient@客户端
3 T7 `" @7 P( k5 Z
Client License Usage@客户端许可证用法
  }4 E$ W+ X& ?: Q5 N# K) p
  ~8 a: y: y3 lClient Setup@客户端设置
  h' ^$ k5 j0 @
Clip to Area@显示框内文本
7 l6 r& ~: o1 v: g9 j! M' @
Clipboard Reference@剪贴板属性

clock@时钟
9 \9 N2 n& ]& O# n* _- ?& F6 j* l) z
Close 'Compile Errors'@关闭‘编译错误’面板
# B9 u; o% o( T. p9 [
% L" v) {4 k  k: d6 U1 dClose 'Compiled Object Debugger'@关闭‘编译对象调试器’面板

Close 'Differences'@关闭‘差异’面板
* |/ P. ?: @+ o4 R" [2 f1 \
/ p6 V" R' I7 @/ Z0 R" I5 QClose 'Files'@关闭‘文件’面板
2 W; }# j" y1 G* H& E5 i+ y
Close 'Help Advisor'@关闭‘帮助顾问’面板
+ L- L. [0 d6 S1 ]
& e$ E& E/ R, ?  WClose 'Inspector'@关闭 '检视器'
* y8 d0 |' j; K( h- s
3 c1 P  X% L# \- v% ~Close 'Libraries'@关闭 '库'

Close 'List'@关闭 '列表'
/ K4 P0 `% D+ g# [8 \8 g
Close 'Messages'@关闭‘消息’面板

7 z; X4 m3 s. P0 @Close 'navigator'@关闭‘浏览器’面板

+ K6 \" f4 t$ K/ w0 ~Close 'Projects'@关闭‘项目’面板
" |* W7 v; K" L) J' E3 a; l
Close All Documents@关闭全部文件
$ D& n' M0 M2 v! \
& e% U2 T  u; i& ~8 ^& D) ^1 _Close Composite@关闭合成
7 O# W- f, I8 r! f9 I% K! A
1 }. K, Q# Z. ^0 i' @Close Documents@关闭文档
! w# }) Q" F- s  ^8 j, {( W& G* ?
Close Focused Project@关闭当前项目

Close Project@关闭项目
( [- s1 n$ \$ j6 f3 L9 C* R5 X& l
1 o$ D1 F0 S8 i6 }Close Project Documents@关闭项目文档

. I) w) E2 l, ^4 K8 U% T) tCollapse Row@折叠行

Collect Data For@数据收集类型

5 f" |' t! n7 `6 r- u" n/ m! `, N' C4 ICollector@集电极
3 B1 `1 k1 t$ }; \% f  \
Color Options@颜色选项

Color Set@颜色设置

Colors && Gray Scales@色彩/灰度级
- ]8 r9 j5 C: {  b0 f/ Z
Colours@颜色
0 Y, e% Q) w6 c
$ l% b  r2 A2 {6 e% H0 cColumn Best Fit@适应列宽
: [1 N, M3 M6 s+ X+ H
/ P  [6 c1 N/ E& e' pCommand Reference@命令参考

Command Status@命令状态栏
7 J- _# ~( J9 L1 [9 a' l! @
  W8 b& O/ j1 u8 ^9 _Comment type@注释类型

- g- J# R' x# J. d! b% jComp Drag@拖动比较

Comparator@比较器
/ ~. I, J4 t- Y' }$ |4 P
* V* H% n8 G" {) @Comparison Type Description@比较类型描述

Compile Active Document@编译当前文档

Compile Active Project@编译当前项目

Compile All@编译全部

: G" E% v8 R: j7 Q' J) `0 PCompile All Open Projects@编译全部已打开的项目
+ k# l! i# p  ~+ d
. Z3 y0 t4 E, x# s$ w0 n  hCompile All Projects@编译所有项目

Compile Current Project@编译当前项目
1 ^, [& t# l$ _! h( E% j) u$ N
Compile Document@编译文档

. E' J9 P; U: L. oCompile Errors@编译错误
" C* Z* o9 ?8 g% r" ]) ]
, ?* P# @( e3 k) E+ E% OCompile FPGA Project@编译 FPGA 项目

' a  w/ B+ f8 J+ A3 D( uCompile Later@后来再编译
! p! U( T. e4 _. Y5 D' }
, {7 J: @3 F% ?9 c- |& ^  R, lCompile Library@编译库
' R1 k/ E4 ?5 Y% [3 M/ I* Z
# M# M. }  c/ WCompile only if modified@仅编译修改之后

) X3 {( q* R" q  U, M" ~Compile PCB Project@编译 PCB 项目
* i% Y5 V+ n$ t* t9 R9 f
8 j, d$ k- U4 c) }6 s6 uCompile Project@编译项目
& W# _/ W- B+ \+ T/ s0 v' X6 p/ H
  r3 \* k: D( [Compile Sooner@立即编译
2 A7 `, ]4 i# j* u: E
3 B* K+ g) S; u1 PCompiled@编译

Compiled Object Debugger@编译对象调试器

Compiler Options@编译选项
$ @/ g( M1 H6 n5 N. _
2 @  F. E4 |5 ?. ~) UCompiling %s@正在编译 %s

/ M4 c6 H& M* `: [. [) X' i2 g% m6 bCompiling Flattened Project@编译平行项目

Complex Data@复杂数据
+ d2 h* J0 U1 E
; g$ M, g0 |; R% X6 z9 l, C3 Tcomponent@元件
" u5 l$ x" N/ v2 ?0 `) C
Component %s@元件%s

, K* R, G6 e+ q7 _/ @Component Actions@元件操作
& I% ?5 h0 W; O6 u" P- _: j6 S9 }# ?
; z: }# ~4 Y$ `6 a6 NComponent Class Generator@元件分类发生器

Component Classes@元件分类

" V4 I0 o+ o4 @  d& R) L& V! {/ k$ hComponent Comment@元件注释

1 H4 O9 G- Z5 |$ w* W( o1 x" JComponent Connections@元件连接
$ b& I& T+ L7 L" D* r
8 i" j) c+ a0 p3 K& dComponent Cross Reference@元件互相参照

% M  \% }; C/ L+ o$ e- T8 F, lComponent Cross Reference Report ForProject %s@项目元件交叉参考报告%s

Component Designator%s@元件标识符%s

Component Grid@元件网格
& f7 L0 Y1 t5 z
4 S/ `  Y$ z9 h" lComponent Links@元件链接
: U/ k3 _4 K" ^9 s0 |
Component Name@部件名

Component Names@元件名称

+ m% q+ x" y: v: K2 |Component Naming@元件命名

3 e4 S# G) T9 O" f" t7 R5 U3 oComponent Nets@元件网络
3 N2 z) M, S. F+ Q6 p
Component Parameter@元件参数
- a5 c, W8 n% _6 U4 K+ N$ b7 r7 n6 r  y
Component Pin Designator@元件引脚标识符

7 @' |. v, \; c; e( O$ s% E, k6 gComponent Pin Editor@元件引脚编辑器
# ]) V  l* @; W: N
! ?# C0 A2 I# zComponent Pins@元件引脚

Component Placement@元件布局

3 i* f  z, r( r/ m* y1 NComponent Primitives@元件基本元素

, Y  g( t6 n2 f7 N! SComponent Properties@元件属性

Component Report@元件报告
7 E4 [1 d; T0 Z4 w" f) S
Component Rule Check@元件规则检查
, H9 A2 |* p/ m9 I2 @: i: N4 l! B
Component scope for filtering andselection@过滤及选择元件的范围
* F5 x8 g8 V; v1 x1 G, {5 [
/ j" B( t( i9 [0 c8 PComponent Side@元件层
* e# Q# L- _* a% p+ c) U% q- G7 |
! a% X0 r7 K, c8 G/ W! v7 WComponent Type@元件类型
8 q5 h  U5 k' E; s" x# y
* j, H) |+ }% n+ ?Component Types@元件类型

Component Wizard@元件向导
: p, H4 E1 S* Q1 K" R0 U6 T
Component Wizard - Pin Grid Arrays (PGA)@元件向导 - PGA
6 X/ N# ~5 t( u$ r" V  X! z
$ B; [! ]0 g3 E7 H1 Q5 M* ?Components@元件

, h/ d* X  ?/ @9 [Components Cut Wires@元件切线

/ [- R+ h/ U  y% VComposite Drill Guide@合成钻孔向导
+ A+ X6 ?7 e1 u( g
Composite Layers@合并层
5 H$ Y( ^0 ?& u- @6 s  Y
  k4 \3 W' L& o, @9 C/ v, z4 r+ u) oComposite Properties@合成特性
' e" b8 D, D; |+ |  z
Condition Type / Operator@类型/操作状态

Condition Value@条件值
& H0 S, b' L* A5 @1 z
+ c: H" D2 \. X" H. G0 rConductor Width@导体宽度
9 y, P/ r' r4 ?4 Z; j1 _, q
Conductors@导体

Configure Drill Pairs@配置钻孔层对

Configure Licenses@配置软件许可证

Configure PLD Compiler@配置PLD编译

* d" @  A: U: ^- }3 B4 ~+ CConfigure Project Options for ActiveProject@为当前项目配置项目选项
: ]8 M* R) ]4 k6 i
8 \* L" H0 T( J$ uConfirm Delete Parameter@确认删除参数
) k4 @6 Y- P; j# ?
. F  r3 z) p5 z4 qConfirm Global Edit@确定全局编辑
% e- g& D3 o( i1 R
( l/ |# F/ b8 L/ n/ d9 \9 Y2 eConfirm Remove %s@确认删除%s

Confirm remove the layer %s@确认是删除层 %s
  `0 q$ P7 ?1 S+ E/ N! b* F
Confirm Selection Memory Clear@选择存储器清除时确认

1 P' f0 k& R0 _; V* c; xConnect Layer@连接层

Connect Style@连接样式

Connect To@连接到

Connect to Net@连接到网络
2 n1 x# S9 U5 q; A
Connect Wire Check@接线检查

Connect Wire Extractor@接线数据
. T3 o& B3 u2 Y, S1 G! n2 G% r
* ?6 Q8 J7 H4 U+ ZConnected Copper@连接铜线

- ~0 E- H; @% x2 lConnected Tracks@连接铜线

Connection Color@连接颜色
; y  y$ M# |  V/ q8 b1 U
Connection Matrix@连接矩阵
: V  d4 f" R* a: \) x
Connector@连接器

Connector Type@连接器类型

  H- V2 S/ G, e# H5 P, S  rConstant Level@常数等级
& f0 R% z) O7 B9 B# \8 Y1 S7 q
, |7 |  g. Y6 k7 _. Q# M8 AConstraints@约束限制

9 V* G3 k" @; ~6 R, j- EContract All@全部压缩
6 F2 l0 ~2 V9 h& ?. G0 ^4 L2 C
Convert Part To Sheet Symbol@转换元件为图纸符号
* ?- R+ W; W, `9 y
Convert Selected Free Pads to Vias@将所选自由焊盘转换为过孔
- N- D1 c4 z! F- c' ]2 V9 O
Convert Selected Vias to Free Pads@将所选过孔转换为自由焊盘

$ f4 k; L  |: J" oConvert Special Strings@转换特殊字符串
# X$ h# G- e! Q3 a( F. e: C; Y
Convert to DXP Plane Mode@转换为 DXP内电层模式

Coordinate@坐标

Coordinate Positions@坐标位置
. i, P5 H6 O, B9 ]/ B8 @
Copper thickness@铜厚度
; d5 a1 I, V7 h: i* \( D- f, L
. E& m+ B: W' A- E/ l7 _Copy (Ctrl+C)@复制 (Ctrl+C)
4 P. M# m4 `" e6 q3 t. S
: S7 \- v) Y2 ~$ X( L2 o3 j) ?) P7 TCopy Component@复制元件
1 s0 I$ D& X. F7 X0 N0 h3 ~
3 Y6 s# ]& O" x2 E  U% C& P# pCopy Footprint From/To@复制封装 从/到
$ v6 b4 w1 }$ X
Copy on Field@复制域
# s1 E5 k' I: b3 d
  b  c" M/ k6 E, rCopy preexisting edif models whenavailable@当可访问到时拷贝已经存在的EDIF模型

Copy Room Formats@复制布局空间格式

Copy to Layers@复制到层

Copyright ?Altium Limited 2002@ Altium 版权所有 2002
3 }- T/ W5 J1 A
& V: y: u& e$ f3 `7 u; wCore (%s)@核心 (%s)

2 D* {, Z- c: ~Corner@角

Corner 1@角 1
: w* J* w7 a" v+ }$ e4 Y. R& K/ r' p
# h4 G8 s3 v6 \6 }! ?Corner 2@角 2
+ Y+ m" T3 U. o; D: Q! i1 N6 A
; h2 H6 U9 G9 x7 a; \Corrections@校正

Coupling@耦合

; ?+ P  L1 O5 W5 _. w. M# FCreate a new Board Level Design Project@创建新的板级设计项目

  h4 v( s6 F1 a# R7 _& PCreate a new FPGA Design Project@创建新的FPGA设计项目

Create a new Integrated Library Package@创建新的集成库包

9 E0 ^  L6 p5 F; i/ s, y: yCreate backup files@创建备份文件
: N/ g# E# _+ ^" z, B. j. ]8 l
Create compiled SimCode output file@创建编译SimCode输出文件
2 D' [0 Q: u. L* f1 g
Create Component@创建元件

Create Engineering Change Order@创建工程改变顺序(ECO)
7 G( ]0 }1 y2 w
Create Expression@创建表达式
5 }# m; n" G8 O1 S% @
' R2 l) J  o5 x  Y, x* \! oCreate FFT Chart@新建FFT图表

Create Library@创建库
" B8 q3 Y+ L5 [( L" @
Create List From PCB@从PCB建表
: m) C1 H- S1 M$ X3 Q7 Z3 p* F
Create Netlist From Connected Copper@从连接的铜板创建网表

Create New Chart@新建图表
7 V5 U, G5 V1 N: ]5 M
Create New Database@新建数据库
, s% O4 k! Z8 N; k& G
; m& x( J- V3 I( ^7 D& d0 DCreate Non-Orthoganal Room from selectedcomponents@根据所选元件创建非正交布局空间

) c- p* i; B$ {! fCreate Non-Orthogonal Room from Components@根据元件创建非正交布局空间
3 |( H5 y# ^7 o* M
Create Orthogonal Room from Components@根据元件创建正交布局空间

$ X! w& Y. {, C4 {8 `Create Orthogonal Room from selectedcomponents@根据所选元件创建正交布局空间

Create Pairs From Layer Stack@从层堆栈中创建层对
- T& h# ]( o! K' l
Create Pairs From Used Vias@从所用过孔中创建层对

Create Projects from Path@从指定路径创建项目
7 ^$ C6 e  A6 Q( s0 [, w
( g: H* K& B5 E% Z5 GCreate Rectangle Room from selectedcomponents@根据所选元件创建矩形布局空间

Create Rectangular Room from Components@根据元件创建矩形布局空间

Create Report@建立报告

) M- c8 {: d, G; w: H1 _Create Report File@创建报告文件

( @8 r2 C( j+ T* qCreate Rule@创建规则

1 l1 y, S' T( d# U2 L  LCreate Sheet From Symbol@从符号创建图纸
7 [7 |) S- [  q. ]( ?6 c& j
, V$ m8 d5 a: L' ?. ZCreate Symbol From Sheet@从图纸创建符号

Create Union from Components@从元件创建单元
0 g: o% l0 V5 S9 ]2 I2 {' j
" C* x; z* W) s7 i% M( |7 Y' lCreate Union from Selected Components@根据所选元件创建单元

) s4 S3 T7 E$ d7 o6 m3 a: mCreate VHDL File From Symbol@从符号创建 VHDL 文件
$ L$ `/ l+ n3 P- G  U6 v
& u0 b- h  G$ X  hCreate VHDL from FPGA-Part@从 FPGA 零件创建 VHDL
: y+ \8 V/ R8 m! w' H! i& V
: N7 p5 L7 v2 K7 g2 |5 n) TCreate VHDL Testbench@创建 VHDL 测试平台
, i: L2 k! |5 D- w# K& j$ U
& _( I( P5 ]6 Q" h( zCreate Violations@创建违规信息

- a. p2 j1 G: E% s; c' S5 ACross Probe@插入探针
0 T' Z" T' s9 L3 f: m3 o: s# L' Z
9 d$ n/ r. Z+ N( L/ u8 m; C  v3 MCross Probe to Documents@文档中插入探针
: `$ m: e; Z) Q+ N
, t" M+ p  s8 E. H* H- b& fCross Probe to Schematic@交叉检索到原理图
, |: x- p) ^( h+ V/ b& \
Crossing Window@交叉窗口

Crossprobe schematic@交叉检索原理图
5 g+ U2 k: X9 W9 a: U
Crosstalk@串扰
6 ~- ]" R) Q2 B! X- p# z
Crosstalk Analysis@串扰分析

Crosstalk Waveforms@串扰分析

CTRL+Double Click Opens Sheet@CTRL+双击打开图纸

Current Component@当前元件
. }* D$ B$ s: l+ s% b- b8 Y" \
$ y3 X& E; w* q+ ]+ T4 QCurrent Document@当前文档
6 `: t9 V2 b# z
$ N: c; D$ M' Z5 p) a8 e+ hCurrent Font@当前字体

Current Layer@当前层

Current Origin@当前原点
3 G) e; O* a: Y  R& ~
Current Page@当前页
4 F/ x8 P# w/ _( |& c/ ?$ x. V
Cursor A@光标 A
' d9 e! N+ K: ]8 T! x
Cursor B@光标 B

) t3 I' B9 K( c. q3 \) }Cursor beyond EOF@EOF的光标

Cursor beyond EOL@EOL的光标

Cursor Grid Options@指针网格选项
! H$ l  m) c& S* m( c( i. L
: ~  z( p6 z: ^& u3 f, I+ JCursor through tabs@通过Tab移动光标
+ w) f( M- Z& T1 S# q
Cursor Type@光标类型

Curve Width@曲线宽度
( n/ b4 I7 `6 z" S
8 O/ [% o  o2 F, aCustom Aperture Library File (*.LIB)@自定义光圈库文件 (*.LIB)

" d7 G6 M" Y; v7 L- s' MCustom Height@自定义高
  Q$ g1 K/ w# |+ z4 @, A
Custom Size@自定义大小
$ X. t) @& ], T# b% t1 A4 x! G3 C
4 c" R# {: @. L5 X3 L% V7 p( L( J/ [Custom Step@定制调试

7 h4 [2 p% o' q8 N' DCustom Style@自定义风格
% W6 Y1 A& B2 u/ y# L9 B' B
Custom Width@自定义宽
& s  g+ _1 C4 w3 s  B  @5 g
Customize Resources@自定义资源

Customizing DefaultEditor Editor@用户缺省自定义编辑器
( ~+ s  @7 r* m" z" B- Z
Customizing PCB Editor@自定义 PCB 编辑器
2 e% z- a( y$ q# P0 k1 W
" ~: m/ J2 _, D" s+ |# V% ]7 T* SCustomizing PCBLib Editor@自定义PCBLib编辑器
7 i. n7 |: E- U2 Q- R% [" B# O; }
Customizing Sch Editor@自定义原理图编辑器

Customizing SchLib Editor@定制原理图库编辑器

Customizing VHDL Editor@自定义VHDL编辑器
6 q+ J5 t6 o$ W( l, F  g
Cut (Ctrl+X)@剪切 (Ctrl+X)

0 Q# Q# Q( s9 D+ n5 M0 sCutout@挖除部分

% G) W+ l( z4 r6 T2 M: kDarken@调暗

* x  l7 {/ c: j- H- wData Process@接线数据处理

Database Connection@数据库连接

Database key field@数据库关键字段

: p9 y; J& g# W3 F7 WDatabase Link File@数据库链接文件
0 O+ ~  y+ B+ y/ [
Database Link Options@数据库链接选项
: o, S6 u  R( m( k8 t. F" W
. S( l( ^# f& Y( H; sDatabase Linking@数据库链接

0 V9 H) G# M* h% H- P. ]Database Linking Menu@数据库链接菜单

Database Links@数据库链接

DatabaseLink@数据库链接

$ c& }, ?" ~: IDatasheet@数据表
% m$ `9 U( O% M0 e: T, T# r
Datum@数据
5 Y+ X( B+ d; Z; y# }
0 ~# y/ U  W* [- Q( D# rDatum Dimension@数据尺度

DC Analysis@DC分析
  n8 H0 H& U! ]* j. ~0 a
0 w, v7 x& S& W9 _DC Sweep Analysis Setup@直流扫描分析配置

) m& i  B% ?* C( r$ bDebugging Options@调试选项
! ^2 A$ A4 v! z+ J
$ i/ R$ g, U- f# A* sDecision@判定
( a$ Z* @. o2 h9 @7 ?) p' g
" Q% m, ?5 {3 H, |+ J- `/ F$ g5 d9 kDeclare Component At Cursor@在指针指向元件显示说明

Decrease@减少

: k, y4 w: y2 P' hDecrease Horizontal Spacing of Components@减小元件水平间距
* s: a+ T+ Q& a  a
' m. u( ?( m7 O: A1 M# KDecrease Priority@降低优先级

Decrease Vertical Spacing of Components@减小元件的垂直间距

2 V3 q: \: I, h6 C: Ldefault@默认
$ U5 b! p. Y1 |. R6 o0 v: Y
Default Background@默认背景

4 Q0 l( y1 F; V/ p- {3 vDefault Bars@缺省面板
1 k* F$ e2 p6 a2 a/ ]- [2 q/ E
Default Color Set@默认颜色设置

Default Designator@缺省名称
' X  ]  z1 Y/ s* n' ~: h1 r% X
Default File Name@缺省文件名

  N$ ]4 J7 ~# q" E0 ]Default Locations@默认位置
; j' h/ {, I" w! J7 X2 s0 L* i
Default Power Object Names@默认电源对象名称
2 j$ c( o% k0 {& x2 p
Default Primitives@默认基本元素

- G' C7 _+ X$ X$ @, Q' r4 v/ `Default Prints@默认打印
) O7 |% E  J4 {! x2 k: `0 j
0 g' D, O. V5 Q. {+ T5 I  V" |- ?Default Shortcuts@默认快捷方式

Default Stimulus@默认激励
: M% O! h7 q# Z* O0 `2 k( U# K
Default Template Name@缺省模板名

' \* a) R* ]' w2 iDefault time units@默认时间单位
% ~5 {' t1 c$ n# ^" v
, k4 i/ E; n* Q  B6 [9 o8 Z, }& |9 r; SDefault Value@默认值
2 O$ l- V0 {* c
# @; _9 P. x. _  v2 R, Y" DDefault Vendor Family@默认厂家芯片系列
( \2 m/ J% e. o3 D
DefaultEditor@默认编辑

, w7 J+ n* H7 o  e5 w$ GDefaultRowHeight@默认行高
2 ]! ?' \1 z. r" B+ `
Define from selected objects@从所选对象定义

0 Z( y6 _- l/ f  m$ zDefine the layout of the PGA footprint byselecting the proper values@选择适当的值定义PGA封装引脚布局

degrees@度数

  `3 [1 G. i9 nDelete All@全部删除
* m. P4 x* Q. j' C: F/ P- \
Delete All Cursors@删除全部光标

# a7 |8 F+ m  o& E4 MDelete All Waveforms@删除全部波形
  D( H1 l% ^) ?* T  E& Q! U, D4 {
Delete Chart@删除图表
, p6 ~; g! P4 x
Delete Class@删除分类

, F% t2 l- ~' ^  i& V2 {Delete Current Cursor@删除当前光标

Delete Cursor@删除光标
3 E6 ~, z2 A5 V4 o& k
Delete generated files before compile@编译之前删除生成的文件
# h: x" F0 f3 O% \( g1 v7 B, t
Delete Net@删除网络
1 J0 r) }. V7 v  `; F
9 K4 u& _. S" ^2 i( E. i/ A: c/ GDelete Net Class@删除网络分类
* [9 ~, b; j( ?" u7 b) G: \
Delete Plot@删除坐标图

* i( w! Y6 v  X9 v/ WDelete Watch@删除监视

Delete Waveform@删除波形
" D: t8 D2 m5 @0 v
Delta Step@增量调试

6 }  u- p3 `* CDemote@降级

; `, O  @/ w5 c  \, SDensity Map@密度图
# a3 d7 A( W: R. _
+ V" X: W" h- C2 Y. w/ }Deselect All@取消全部选择

! i! D% y/ I+ e8 a5 cDeSelect All On Current Document@取消选择当前的全部文档
+ g1 Y, w6 S4 b  L1 z  J1 j
Design@设计

; K" m2 X+ x2 l1 X7 {5 `1 h1 HDesign Documents@设计文本

8 E7 z. h, C3 n; `0 A  |Design Explorer DXP@ DXP 设计浏览器

' n3 @4 i; O6 u/ T+ O* pDesign Explorer DXP - %s@设计浏览器 DXP - %s
! W" o; I/ ~- P* H! `* S4 k: [8 y
3 I7 j% L" M3 B8 a* \7 eDesign Explorer Error@设计浏览器错误
6 w$ W% [' Y1 F$ _2 K% E2 U  \
! R5 [; U5 U( L2 \5 SDesign Explorer Information@设计浏览器信息

# g1 K8 [$ a) z, d1 J* T- U0 wDesign Explorer Preferences@设计浏览器属性
% ^" {3 |/ w5 b
( G- D, Y3 C7 \; `- F5 w6 e! p1 VDesign Explorer Project Manager@设计浏览器项目管理器
# r  H: d: }$ d$ C; j9 |
, X% ^& ^( x. Z: I! ~0 V/ B0 @5 ODesign Explorer Version 7.1.70@设计浏览器 版本 7.1.70
  p% P, E& K& O* V# z# d7 g9 M
Design Explorer Version 7.2.92@设计浏览器版本 7.2.92
* M- ]' P. D( ~) u! n8 L# f2 b
5 V) }  i  Z. t( z$ O5 M+ b, v! }Design Explorer Warning@设计浏览器告警
8 R# |5 y+ V' Y  Z. {/ Z& U
# e& E% V* f7 U9 kDesign Rule Check@设计规则检查

% |" B7 [0 D& S  G! Z7 S& T; XDesign Rule Checker@设计规则检查

0 g5 N0 }8 p% J4 oDesign Rules@设计规则

Designator@标识符
. s! ^1 O2 ~& n5 I5 ?
3 B2 U) K% L4 h; TDesignator Display@标识符显示

! y8 e8 b; o( S0 F# D) Y7 m6 ~Designator Format@标识符格式
, f+ \3 Z/ v* Y& x& |& l
Designator Index Control@标识符指针控制

8 H& G5 `; i! ^" R2 j& Q4 `Designators@标识符

Destination Library@目标库
0 \4 K* \& j- z- c! [
0 W; {4 t- ~% s6 l2 _Device Family@器件系列

! U1 c7 v) {! H- s- i2 ADielectric constant@绝缘材料常数

Dielectric Properties@绝缘体属性
6 I& y* p. b. d8 J" G- K! p" n
) {3 Y: d/ K& d" |  q8 ^! tDifferences@差异

Different@不同

5 I+ T. t9 b" r! t" G2 [Digital Ground (GND)@数字地层(GND)
+ E! X6 X* j/ _- n' u0 _0 Y
; g. i- b0 V6 fDigital Objects@数字对象
5 s1 Y; T3 S- a' Z, l
Digital Power (VCC)@数字电源层(VCC)
" N4 y2 [0 ^  n. ?/ H
Digital Routing 1@数字布线层1
/ b" z2 S& I! l4 G- I, I. C3 x- m
& X  q* A! I  ?% kDigital Routing 2@数字布线层2

Digital Routing 3@数字布线层3

Digital Routing 4@数字布线层4

" w8 x* ^2 f/ C* kDigital Routing 5@数字布线层5
; O$ ]+ [& q0 V5 L$ m
. J4 i4 x5 {$ WDigital Routing 6@数字布线层6
+ `5 o# d4 S5 z* q: S/ x% H
Digital Signal In@数字信号输入

" b7 P/ D) q$ D/ v* K9 P; pDigital supply VCC@数字电源VCC

Digital Supply VDD@数字电源VDD

Dimension@标注线
. |6 `; D  k  b
0 p& q+ ~' {% H& ^( ^, tDimensions@标注线

Diode@二极管

Diodes@二极管
( ^8 d5 d* v8 b8 r3 n
$ U( z; z1 e# Y( c2 ]Direction From Pad@出焊盘方向

" P, C4 ^* ^+ H6 C, ]8 o- D! vDirective Options@提示选项

0 u  ?; T3 j+ Z$ N* sDirectives@指令
& R0 J* ?- `! D+ e  r
4 ]) Y2 r2 D5 X' ]6 T) wDisable@不激活

2 c( n- q! A/ W1 p  C; y- ODisable All@全部禁用

Disable All Watches@禁用全部监视

5 k) E- D3 E; u; U! gDisable dragging@取消拖动
# o) d' `. y. a/ x4 Y
! A  X) [% Y; }! B; K/ FDisable Update All@取消修改全部
$ |; S% z; _; s0 k" @
Disable Update Selected@取消修改选择的

Disable Watch@禁用监视

# n% C" Z8 Q9 p  `0 H; U; y7 T% DDisplay Cross Sheet Connectors@显示图纸间连接符

Display FFT Charts@显示FFT图表

5 t) O% A0 X4 m2 FDisplay Full Hierarchy@显示全部层次
/ V9 G6 f! ~: B6 w/ t/ t' n  {
Display Graphical Lines@显示图形线条

/ Y, \3 u  U1 PDisplay Logical Designators@显示逻辑标识符

Display Mode@显示模式
3 W/ @( @( J$ }& R" D2 H0 j
Display Name@显示名称
; O" C" J( {8 t* }/ K9 o
Display Net Labels@显示网络标志

Display No Hierarchy@显示没有层次图

+ e0 D  {& E- G! r- YDisplay Options@显示选项

0 _5 V) z1 q' T6 }. xDisplay Physical Designators@显示物理标识符
8 }' Z+ j" K! v& K) A+ C8 Q
4 W' L: [$ x  M7 N; ADisplay Pins@显示引脚
. D9 H2 h: Y; L6 ^  i; ?+ ?
Display Ports@显示端口
1 ^. X& O) U) }7 @: O
& {1 e  G- j4 j) jDisplay Printer Fonts@显示打印字体
/ C- w# t# U- w1 L* j
Display Report@显示报告
$ A  G# B% C: X1 x
1 _! {+ j5 W- g8 |. LDisplay shadows around menus, toolbars andpanels@显示菜单, 工具栏, 面板的阴影

Display Sheet@显示图纸
; _! D9 R( F4 p4 }) J) t) {
' Y. f& W% \9 ]( bDisplay Sheet Entries@显示图纸入口
$ {4 l: t% d& t+ i4 m
Display Sheet Symbols@显示图纸符号
. u# a8 I% i# r* F
Display Symbols@显示符号
: ~8 x% b6 t# S1 \6 W5 t
+ f6 d: O) \+ U& Y2 z" _Display System Information@显示系统信息

Distance factor@距离因素

Distribute Horizontally@水平居中分布
6 [* o9 o& h1 |* d- V$ r; T
, ?& C) m5 R- r3 d: h; nDistribute Vertically@垂直居中分布

) T. {; }# W" HDivision Size@分割尺度
" x1 b. L3 Q0 h# l" ~
9 G% e. I+ V  W' A, qDo not group@不分组

Do you wish to delete the Parameter@你希望删除这个参数
  a+ y+ ], V) A  O9 z: p& v$ M
7 _7 r! A7 y* {& q! i5 YDocumen@文本

Document Editors@文档编辑器
, e7 b' Q- A' b/ S* L
) W& K8 F( D% m. oDocument Name@文档名称

# @% g/ b2 n& S9 }' gDocument Options@文档选项
# a7 {$ }7 D5 K+ T& m
Document Order@文档顺序
6 M8 L. E- q: C3 U; I0 I, c
% @5 E$ ?/ {' O& \1 |7 ODocument Parameters@文本参数

1 c6 m8 f6 u$ D5 zDocument Path@文档路径
; Z% r6 T0 R8 Y* [; G
2 o- b9 R1 P  VDocument scope for filtering and selection@过滤选择文档范围

Documentation %s@文本 %s

Documentation Output@文本输出
! [# [. c& I1 H! W% [( v6 }# m0 L
Documents for %s@%s 文档

Documents for Free Documents@文档为自由文档
. G" z/ N3 }1 W# _
Does nothing@无任何操作

$ V* M4 L: r3 ^: Z, I/ ADon't Annotate Component@不注释元件

Don't care@不关注
7 \# K& g4 I& F6 [' ]% P8 m
dot@点
1 B; K! i( V" L3 O) @+ Q! s: ?
Dot Grid@网格点

Dotted@点
" e0 ]/ p6 n) @/ L( U4 ]% e$ j/ @
, T/ g& W  M2 c4 R2 ?. _Double click line@双击行
8 T9 N( N; [. ^# R
! d/ Q; A0 X" j8 bDouble Click Runs Inspector@鼠标双击则运行检视器

- `" L/ }. Z7 U0 e- wDouble Sided@双面
  G! R( D$ T9 M6 |, i: `2 `0 |
Draft Thresholds@草图起点
* P3 M1 h! z( @9 g: s6 Z* P
3 `, p- c% k( EDrag@拖动

Drag a column header here to group by thatcolumn@拖动一列标头到这列用于分组
4 W! t  a" E$ E+ p. b& ~0 D/ b* m
  r1 g6 }1 P, }' M8 KDrag Orthogonal@直角拖动

Drag Selection@拖动选择内容

Drag Track End@拖动轨迹末端

8 c! o& o$ I2 k' uDraw Solid@画实线

Draw to Custom Aperture@自定义光圈绘图

Drawing@制图

Drawing Tools@制图工具
/ e. V' i! t& T9 {' A/ R# r
DRC Error Markers@DRC 错误标记
1 V" i7 s; ~9 }
# t& e% K$ y& C3 |, a# u2 oDRC Report Options@DRC报告选项

DRC Violations@DRC违规数
: P( p3 ~1 a! J3 X6 r1 I! u
Drill@钻孔机

Drill Drawing@钻孔图
, Z3 M5 q! @7 K) y9 h; j' _! z
Drill Drawing Plots@钻孔绘制图

4 d- ]! [: s2 U, [( ]: dDrill Drawing Symbols@钻孔绘制符号

: x- W, d5 S8 f/ P$ LDrill Drawings@钻孔图

Drill Guide@钻孔向导
" O" T' X( y( |
Drill Guide Plots@钻孔导向图
$ t* L. |2 D  D' l: L5 R" \5 I
9 Y( i3 _0 s: X0 f* d( s  ODrill Pair Properties@钻孔层对属性

Drill Pairs@钻孔配对层

0 j6 C( a! U+ j  z8 qDrill-Pair Manager@钻孔层对管理器
  h) p4 M' k5 c: J: [: `2 d
- e; a3 k& v3 X0 bDrill-Pair Properties@钻孔对属性

DrillDrawing@钻孔图

DrillGuide@钻孔向导
: ~0 q* E# e, f* l
( ?" S; H7 Z; L. h& U4 UDual in-line Package (DIP)@DIP
7 W& j8 Z' E) V5 K2 c
Duplicate Selected@复制被选

% W; g: t" l/ t9 E* J/ e& T) w3 sDXP Help Advisor@DXP 帮助指导
. R  v* X1 _* d3 S7 Z% s
: @8 _8 M8 ^0 \9 X% mDXP Knowledge Base@DXP 知识库

DXP Learning Guides@DXP 学习指南
( n3 o3 G0 Y1 J
DXP Online help@DXP 在线帮助

Dynamic@动态

Dynamic transparency@动态透明效果
  e' {. l: o& @8 {
Earth@接地
" w  }( z( c: D9 V/ K* w
# ]0 o9 v$ L& l/ @5 o* ]$ oEarth Power Port@接地电源端口

ECO Generation@ECO 启动
2 N! r4 H. R% P1 z
4 N1 @5 H: c) C3 c5 W* G  I) I& C! eEDA Servers@EDA 服务
# W2 t/ m; y( I" Q: q0 o: P4 Z& {
! a1 M5 i9 ]: B; B* j4 jEdge Connectors@边缘连接器
! r( S% n; H' h6 S
EDIF Macro@EDIF宏

EDIF Menu@EDIF 菜单
6 C1 K- v6 a: d1 C! V$ T0 h( P
EDIF Standard@EDIF 标准
/ n) g/ T) N4 j$ C" g
; \6 e: B) w% n& {+ p- KEdit Buffer@编辑缓冲
9 Z6 q- w) D, X- `# e# W# p1 p
Edit Command@编辑命令
: x/ c  J1 c9 @! J6 C) @
Edit Comment@编辑注释
7 s1 K! c4 R6 u% G
6 R# o! w8 q6 N; LEdit Full Pad Layer Definition@编辑完整的焊盘层
+ R# g" G: A& Q9 A7 |' c
Edit Keyword Properties@编辑关键字属性
. W/ }+ u, y8 u3 k
Edit Language Syntax@编辑语言语法
' M0 M# ]5 T& e6 h' a
Edit Layer@编辑层
4 Z3 s9 k# ^* D) p( K
Edit Library@编辑库

% C/ C( z# x; O( ~Edit Net@编辑网络

% K1 H( [9 W& ^  b1 K9 PEdit Net Class@编辑网络分类
4 G" r# A3 k& ~0 u
3 U: W# T: F% H& |Edit Nets@编辑网络

Edit Number@编辑编号
/ {5 u! v+ X( d* N) g/ m2 V3 H
Edit Pins@编辑引脚

  E( e6 W% F0 X% u8 m, REdit Polygonal Room Vertices@编辑多边形空间的顶点

Edit Rule Priorities@编辑规则优先级

5 x: ?6 C; ^3 Y/ QEdit Rule Values@编辑规则数值
) O2 {& @4 r  |- r! b
Edit Selected@编辑被选

Edit Simulation Signals@编辑仿真信号

Edit String@编辑字符串
3 W) y6 A0 ?+ a6 J1 W7 j2 [
& P- C0 {: j; x! v% {7 ~5 iEdit Style@编辑风格

Edit Values@编辑值

Edit Variant@编辑变量
1 ^/ r' }9 X- _5 Y; r. t
Edit Wave@编辑波形
# s1 ~- R2 _6 }3 y9 r, T
! ~6 R" |# b1 _. N, ?# `3 J, _Editing Options@编辑选项

Editor Preferences@参数选择编辑器
8 H2 ?+ @7 z9 q, W; U/ V9 c
8 |6 ~- Y4 y% x! p$ sEditScript@编辑脚本

3 K- `- k- q: X4 NEight Layer (5 x Signal, 3 x Plane)@八层（5信号层，3内电层）

Elaborate and generate on compile@编译时详细阐述和产生
) {! t& n1 k5 j8 ?$ U( P$ V
, \% q( ?* {# r  g  m; T/ nElectrical Grid@电子网格
# v! F( y6 [, f# j3 `  X
Electrical Type@电气类型

Ellipse@椭圆形
& v6 b" O2 b( g4 V2 a$ u
0 _5 C/ b7 A, n- X3 S0 gElliptical Arc@椭圆的弧线
* \+ t+ H9 T% g8 k% x) _% L1 H
Embedded@嵌入
5 ?/ n* ]4 m$ D7 j
Embedded apertures (RS274X)@内嵌光圈表[RS274X]

5 x# H& A" p1 C0 f( ~% \' AEmbedded Project@嵌入式项目
/ A( V" M; Z5 N* j
# @) O  Z8 \  vEmbedded Projects@嵌入式项目

  n# u2 p0 N! j* M2 p$ H; k0 ]; |Emitter@发射极

1 p- {4 A2 q; c0 WEnable All@全部启用

Enable All Watches@启用全部监视

Enable Font Substitution@允许字型替换
$ t% p- h+ E& J! W& ^; {% }
+ a% D2 D) c! t" z5 ?: W% @  J+ wEnable In-Place Editing@启用位置编辑
8 a1 I' k( f0 g. r1 d
% ^3 |$ e( ~: d( X9 Q0 u  t; \, ^Enable Update All@使能修改全部

Enable Update Selected@使能修改选择的
2 ~! j: i) M  r6 Y& I
" \" w9 w" O& k6 B2 g5 s5 \' UEnable Version Control@允许版本控制

Enable Watch@启用监视

5 `7 ?+ m4 O: REnabled@激活
( |  I4 a3 L* ]. `$ `
% q* W+ u; U* V, x5 }End Angle@结束角度
: g) O% ^" Z2 w) m: k
End Layer@结束层

Enforce layer pairs settings@执行层对设置

Engineering Change Order@工程改变单

0 d. z4 K+ p1 c- g' s5 m( nEntity/Configuration@实体/配置

Equalize Net Lengths@补偿网络长度

) l1 h9 d! \' e& ]Error Marker@错误标记

; _$ [7 |7 I5 o. o; U/ m8 p+ NError Reporting@错误报告

# F" B* a, S1 `2 p3 l4 C+ ?4 rErrors Detected@监测到错误

: C3 Z7 B7 e% A+ q: Z  Q% QErrors or warnings found@发现错误或告警
% p- y) W0 p3 H; ]- Z
Esc@取消
( P1 I/ T8 [6 Q. [& G8 b1 ~
& S7 F, `' M: K3 Y/ |Example Layer Stacks@层堆栈举例
! I( w, C, A8 r, c7 V  E6 q
Examples@范例
: y2 w; k( e) y& ]7 `. s: n
: x  O- K- u9 h5 Q& V6 M8 G4 KExcel Template Filename@Excel 模板文件名
5 u% ?: q! z$ C) D
Exclude IEEE Directory@不包括IEEE目录

Exclude System Parameters@拒绝系统参数

Execute Changes@执行改变
" `$ w! j. L3 p& x+ ]7 X
. m: K& K. c! @) W/ eExpand Row@扩展行
, p: a0 `( g6 T9 Q
Expansion@扩展

Expansion value from rules@从规则扩展值

Expiry Date@有效期限

Explode@拆解

: u. m; d# ~5 I! C) d2 a; p9 a$ K% x3 EExplode Component to Free Primitives@将元件拆解为自由的基本元素
+ M7 i- k* o6 B. F* w% p* x
7 n4 i( f2 e1 y' m$ vExplode Composite@拆解合成
' k- ]" [8 o% N1 C! y4 }# N
Explode Coordinate to Free Primitives@将坐标拆解为自由的基本元素
" q5 w, m& Q6 K' P# Z& G9 D8 f/ }
Explode Dimension to Free Primitives@将尺度标注拆解为自由的基本元素
$ ^9 u" j) Q2 W7 Q$ o' g
Explode Polygon to Free Primitives@将多边形敷铜拆解为自由的基本元素

Explore@浏览
/ e3 Q9 m9 k% q+ T* k) Z7 s. O! E
5 ^6 o  i; @" k: ]Explore Differences@探测差异

" s& Y; u5 }; t' t4 d% RExplorerFramePanel@管理器框架面板

- `0 i, ]* g, [: n7 AExponential/Logarithmic@指数/对数
8 c: V0 _6 [: ~5 f
* _! R3 b0 r- o) [0 ~Export Grid Contents@导出内容

Export Netlist From PCB@从 PCB 导出网表

Export Selected Waveforms@导出选择的波形

: ]$ w  ~; B/ y0 ~9 ]6 N8 KExport to PCB@导出到 PCB

Export Using Template@导出使用模板

Expression@表达式
% \+ c& J- }) T
9 k; @( \; ^, @# LExtension Width@延伸宽度

Fabrication %s@生产 %s
2 \6 X" H* A* ]# `3 s
Fabrication Outputs@生产输出
: G4 K0 W" ~9 a8 P: }1 H
Falling Edge Flight Time@下降沿延迟时间
4 H+ u- H5 f. {/ u. L8 }
Falling Edge Overshoot@下降沿过冲
. a7 U) h' X+ v8 D+ l5 t! c' @
Falling Edge Slope@下降沿斜率

Falling Edge Undershoot@下降沿下冲
$ O+ p* e/ g: D% ]( U0 e4 S+ \; d
7 ?3 F8 t4 F" Z1 d2 YFalse@错误
0 x, ^+ |1 N7 o# k4 ]. ]. Z9 l
Fanout@扇出
# F: u) w7 P: y* j3 `& r; B
( h( H1 K. O0 M7 l0 aFanout Direction@Fanout 方向
, |; u- x; D% n: \+ j7 t
8 v5 E$ m8 _; f/ `! A/ b# JFanout Options@Fanout 选项

* |1 P( N, j) ]5 E$ LFanout Style@Fanout 风格

faster@快

  ?# j6 ^% `! B) @7 G$ v& C) gFatal Error@严重错误

File Mask@文件过滤

Files Found on All Search Paths@在全部路径上查找到的文件

Fill Color@填充颜色
3 I+ ^9 g; H3 l  V
Fills@填充

Film Box@胶片盒
( D, M4 A% H5 B8 q4 o, B" Q
Film Size@胶片尺寸

3 C, f) c  T8 ?# y, _Film Wizard@胶片向导

& g6 A. T6 u+ q" c6 F# XFilter@过滤
; M; s& C: j" x
0 b( \5 F3 p  |5 K6 T0 ^Filter browsed objects@过滤浏览对象
$ g+ k9 ]2 n  T5 ~
Filter For@过滤
& }" ]& `; s, g% o' N5 q$ `1 t
Filtered Objects@过滤对象
6 m# a7 O) f$ H. H
. ]: f/ Q$ \' |, n0 R3 vFinal@最终

Final Properties@最终属性

Find and Replace Text@查找并替换文本

Find and Set Testpoints@选择和设置测试点
" n' m8 X- }8 \# j8 Y8 u' D
& R9 }1 q# Z) d0 o. PFind Component@查找部件
, N9 _, _  w. u: z8 i( j, ~
Find Coupled Nets@发现耦合网络

# B3 n7 C3 l; c$ j' f* Q' IFind Selections@查找选择内容

Find Similar Objects@找出相似对象

Find text at cursor@光标位置查找文本

First Component@第一个元件
/ s$ x* l* n& E# o' J
First Layer@首层

First Page@首页
* A9 S  ^; i; c6 s2 ?
First Transition@首次转换

9 L9 P: A  X* ?$ c. HFit All Objects@适合全部对象

Fit Board@适合底板

Fit Document@适合大小文档
1 y7 N7 }( G+ y. @+ @0 C' F7 G
7 H7 Z" i) r; ~) z1 b% P. F2 sFit Document (Ctrl+PgDn)@适合大小文档 (Ctrl+PgDn)
% K( [7 Q- x5 M* w( S) I
Fit Filtered Objects@适合过滤对象

! c! J* U' A1 P! H- f& |5 G/ I9 qFit Selected@适合选择

Fit Selected Objects@适合选中对象

Fit Sheet@适合图纸
3 y% p4 b9 ?; Q; v+ m3 }  t3 l4 C: u
Fit Specified Area@适合指定区域

Fit Waveforms@适合波形

Fixed Size Jump@固定步长跳转

4 k4 p! }( L6 B5 SFlat (Only ports global)@平面（只对全局端口）
/ G6 j; Y  y  O7 G
Flip Selection@翻转被选
: ?  {7 ~7 {/ r+ ~( f* q. M
FLOAT@浮点

' a+ G; ^% d' m+ @; Z  q3 a1 K2 LFocus Wave@主波形
& I; y6 E$ B, S- m# v
6 N5 W: Y# O+ Z; m$ x: E9 a( x  ~( e  ZFont Substitutions@字型置换
, \5 P9 S' ^5 `( T$ }0 X7 Q% ]
Footprint@封装
- w6 A+ C4 h- R" c6 R0 a
Footprint Model@封装模型
; L0 r, e5 b1 X0 _) t
5 l2 z8 {, Y9 M7 j! EFootprint not found@没有发现封装
, S8 F/ Z* b. p
. G7 A3 u4 V$ P9 z3 o/ |( gFootprints@封装

9 R) k4 M8 I8 [4 g" i2 N: VFor a parallel gap of@平行线间距
, Q. V% ~, C  m0 Q+ M, I
$ x  [/ s) y  X3 i& Y/ y* UForce Columns Into View@所有列显示

( c; U, w. }5 x8 cForce complete tenting on bottom@在底部强制完全伸展
6 k0 b$ ^- _! u; D
4 S; I9 b. P4 ?; @) `; J2 o* UForce complete tenting on top@在顶部强制完全伸展
3 p- O0 A) ^( i, q% t
$ x4 E3 N1 X* A: N7 P' X# Q. ~% xForeground@前景

Formal Type@格式类型

; w3 u# Q# j* ^# OFormat and Radix@格式和基数
/ o5 V! x* j$ o0 T3 t4 W9 [2 q
Format Axis@格式化轴

8 E/ e: w- @1 r% @  HFormat Wave@格式化波形
" ^. I% {7 _5 a8 q7 j
+ \6 W7 i: h' U4 _) C$ F1 n1 lFormat Y Axis@格式化 Y 轴
2 B, M2 c( W: s8 `
Formats@格式
7 T. S9 ^$ d+ ]+ Z+ ?, L4 y& P
& N4 M; w  r$ x( C1 X! O6 v( EFormatting@格式化

Found in@发现于
- b: N; t! Z4 s/ Q9 l2 S
Four Layer (2 x Signal, 2 x Plane)@四层（2信号层，2内电层）
! `* Y# l9 M6 ~
* R" z( X5 w9 t% ?3 zFPGA Options@FPGA 选项
$ X8 q) v( Y1 A2 I  i
$ F) e- h9 ?: ?' f, JFPGA Preferences@FPGA 参数选择

FPGA Project@FPGA项目
5 p6 V$ l' s' v( w- J& B7 L4 I
& x7 [8 Y% e( iFPGA Projects@FPGA项目

# }% J. T' I$ ^, {5 |- t/ [5 SFree Documents@自由文档
- E9 n$ Y. ?2 L
& D# ]( ]0 W% w3 C' f, s% EFree Objects@自由对象

! v) j* y" W7 R6 o! c) m0 b( UFrom To Display Settings@飞线显示设置
9 h6 W3 M2 t9 j
From Tos@飞线

From-To Editor@飞线编辑器

' V5 C; g  D4 f3 ?/ g0 c6 O: iFull Circle@圆环

, e4 [/ f1 N* Z. P# W- EFull line comment@全行注释

Full Query@完全查询

Full Results@全部结果
0 Y, Z' g! O' P& J4 R3 j
: I: u$ b- n, M% V) m' E1 QFull Stack@完全层叠

+ l' P: i1 [, p+ ]/ dFunction Definitions@函数定义

Gap@间隙
; d% L8 {; L; ]; y0 w- i
0 e' }' C8 q: O; f2 UGear 2@齿轮 2

0 D7 X' N1 l4 Q+ X5 G8 u4 ~7 @Gear 3@齿轮 3

Gear 4@齿轮 4

' D! Z1 K% b+ _1 ?% o$ t- h0 DGear 5@齿轮 5

Gear 6@齿轮 6
' V/ [0 U- M; z9 k9 [# z$ N2 Q  _; }
Gear's Method 1st Order@齿轮方法第1命令

Gear's Method 2nd Order@齿轮方法第2命令

2 n6 A/ H9 j1 |# IGear's Method 3rd Order@齿轮方法第3命令
1 t/ F% q; q8 m$ \" H* `
Generate Change Orders@产生改变命令

Generate DRC Rules@产生DRC规则

' P- `. w! {* \, }) N) gGenerate implicit modules for LPM, XBLOX orLogicB@为LPM, XBLOX orLogicB产生隐含模块
' G1 g1 J+ Z* W, m
Generate Print Preview of Active Document@生成激活文档的打印预览

Generate Report@生成报告
  U6 v- @8 M' ?2 r  n. H. l
7 X; b  B& g$ i1 m$ YGenerate XSPICE Netlist@生成 XSPICE 连线表

Generates pick and place files@生成拾取和摆放文件
. A9 D" r$ S5 z% {
Gerber Files@Gerber文件

Gerber Setup@Gerber设置
4 _1 Y0 w; U+ J* i
Get Latest Version@得到最后的版本
; H1 \; n2 i0 Q1 N6 \& i* u! v0 O
Global (Netlabels and ports global)@全局（网络标号和全局端口）

GND Power Port@接地电源端口
( ]  B# s. s' i
Goto Line Number@转到连线编号
  c0 F5 p; \8 m& p3 ~* n& b, N
Graph@图表
* Z7 ]" S( n+ X
* \0 ~- Y- Y+ [, u4 U3 C( s, AGraphic@图形
; T3 Z- o) F$ P, ^* P
Graphical@图形

3 B# ^$ D" `; X+ ?4 l! G! lGraphical Editing@图形编辑

. E# L5 M, B2 t' Y4 yGreater Equal@大于等于
$ t: P* @( E3 X. G4 H. s
Grid@栅格
' j, y( t- D, G
Grid 1@网格1
" C8 N2 Z  k, H" O, s6 n
Grid 2@网格2

: o% [$ X: R- J5 D2 @3 p& [- ?8 GGrid Color@网格颜色
/ ~1 y4 g! {7 X; Y0 F4 _
# N5 w3 L% C2 F% zGrid Range@网格范围
  ~% ?: R+ Y7 }' O- j& A% Q
; a: O, s+ U, p' KGrid Size@网格尺寸

Grid Type@栅格类型

Grids@网格
6 p8 n( @; M& ^' x" z
Ground Plane 1 (GND)@地平面层1(GND)
, T8 A1 }9 s+ t' q2 Q0 C# v; t
Ground Plane 2 (GND)@地平面层2(GND)
6 n- s( m5 o7 b! a
GroundPlane@地层
4 w+ ^, ?% R2 F' a( T/ H! q  n8 ~% o, }
Group Binary@分组二进制

Group Line@分组线

Group undo@组取消操作
: C( m0 i* }. s! j) E5 f" r
Grouped Columns@分组列

Guessed Model@高斯模型
" f8 g( a# X; V5 Y6 G
Hatching Style@阴影样式

$ R  ^# E' W5 b2 ~Help Advisor@帮助指导

Helper@助手

Hex@十进制
( M! w( L$ P  M" T4 ^7 w3 x
( e. X( z8 f' T# zHide All@全部隐藏
6 {6 D; y5 F" f: O
0 J9 a9 ~# y" \/ N  B$ ~; k/ kHide All In Project@隐藏全部项目
% n5 n4 W2 O; B$ t9 o
: o: Q' y$ z% b! T- z4 X3 b$ LHide Component Nets@隐藏元件网络
$ O: _. `' ^) }6 v
7 w1 ~/ {/ {$ h( v* iHide Connections@隐藏连接

Hide delay@隐藏延迟
: V4 Z) A5 k" p6 R4 `  \. V
Hide Net@隐藏网络

) e& O- W* m3 e2 u$ ]Hide panel after displaying waveforms@显示波形之后隐藏面板

Hierarchial Scopes@层次范围

$ C! s2 {5 e7 ~5 S) t' z- zHierarchical (Sheet entry <-> portconnections)@层次（图纸入口<->端口连接）
# E9 [6 K7 j0 B
8 \' p1 T8 j( R; X# J+ `- T: g: ]; pHierarchical Path@层次路径
& n6 {1 k3 N* s, `: V
High Confidence@非常匹配

- p, ~" z0 j, k  J$ ~& V8 IHigh Current@高电流
$ q6 a6 e6 y: ~- |% D  D+ C
4 P- H. n5 R: D, YHigh Level@高等级

4 p, }9 d2 j$ k* |) ?/ H9 NHighest transparency@最高透明度

Highlight@高亮显示
7 Y- w% w2 ^) R/ m
  g7 l  k2 A3 nHighlight by Graph@根据图形高亮

* F+ @$ ^5 @- [$ X2 `Highlight by Masking@根据遮蔽高亮

, u7 }- Z% v3 AHighlight by Selecting@根据选择高亮
( H( L4 Q: n. n2 L* K6 y
, j) b$ I. y7 p! y3 ~' cHighlight by Zooming@根据缩放高亮

" p8 r. H9 L# r' U! JHighlight Comments@高亮注释

8 n& ~* _4 O9 |3 _# L* U# P: z8 aHighlight Directives@高亮提示
3 y) [$ _6 }8 E- \  K
9 n. N) v/ i' S. S* ?! X! l3 OHighlight in Full@完全高亮

Highlight Keywords@高亮关键字
  M. f" c$ ~9 D, b' M1 Q
Highlight Memory contents@高亮显示存储器内容
2 q1 I# \2 Z8 E0 q
4 u8 q0 o0 t) o! EHighlight Numbers@高亮编号

Highlight Similar Waves@高亮类似波形

Highlight Strings@高亮字符
, i2 A$ a# G+ C1 n
: S* g5 x3 k8 t! R9 q1 fHiZ@高阻
" K6 ]% l4 Y! s7 C( I; L1 _, E  L8 O
Hole Size@孔大小
2 R+ H, v% H2 B4 f
Hole Size Editor@孔大小编辑器

Hole Sizes@孔大小

Holes@孔
% o% ~$ D6 K* t& F
HoleSize@孔大小
; U9 U+ {  E$ [
Horizon@水平
4 r1 y0 W+ g: _
horizontal@水平
; o2 W' Z& Y( N( h
# O% F( ~' j# j$ XHorizontal Spacing@水平间距
: U% {* J, F9 t0 P% @% G8 C
3 N  m7 _: N: OHorizontally@水平居中
6 P' ^+ z, }* i4 n) H5 M# D
How should the pads be relativelypositionned ?@如何相应的放置这些焊盘？
) w; G. E5 q' [8 r6 ]
: ?- _- ]0 L4 p7 S  wHow should this plot appear?@本图表如何显示外观？

2 q! @5 T( `: R, `How wide should the outline be ?@需要多宽的外形尺寸？

How would you like the pads to be named ?@你希望如何命名这些焊盘？

I/O Type@I/O 类型

Idle state - ready for command@静止状态 - 准备执行命令
' T4 k8 U3 y3 t
  f! P8 r+ H6 `% wIEEE Symbol@IEEE 符号

: z9 V9 t, n5 w2 v, }" _5 F' vIEEE Symbols@IEEE符号
, W. q9 x: J' p2 q; H5 E  u. q, h
ignore@忽略
1 h8 F  [5 ?# U& w6 [( Z" z, h
Ignore Differences@忽略不同

. v8 n! `+ \2 n( s* c8 o6 }- ]) z6 XIgnore Obstacle@忽略障碍物

Ignore Stubs (mil)@忽略分支（mil）

Illegal bus definitions@不合规定的总线定义

& d- t1 r0 o4 Z" cIllegal bus range values@不合规定的总线范围值
* l. d" |3 R# g7 q6 z
Impedance@阻抗

' F2 ]/ `9 n5 W+ H1 x& HImpedance Calculation@阻抗计算
( |5 w8 M! _) K8 ~- y3 X5 _% ]
" u! R- t8 P- R! Z: j; BImpedance Formula Editor@阻抗公式编辑

Imperial@英制

Imperial (mil)@英制(mil)
, }0 y4 w9 B7 [( {4 h+ r5 J& w
2 O9 E! A- p6 u4 X5 a2 P& RImport Changes@导入更改
& i4 `* o3 o4 H4 D5 _2 x- V
Import Changes From %s@从%s导入更改

Import FPGA Pin Data@导入FPGA引脚数据

) x1 [) _7 n& Z: qImport FPGA Pin-Data to Part@导入FPGA引脚数据到元件
# G1 _; B* J. E7 U
Import FPGA Pin-Data to Sheet@导入FPGA引脚数据到图纸

; x  F7 T$ Q& D9 b( o6 hImport IBIS@输入 IBIS
0 j* A6 a& h( P
5 ~+ i  W: d; m. ]) qImport Waveforms@导入波形
. k- X/ h( c$ c5 O4 r) @
- O4 T) L5 |- O" U4 t+ I/ jImport/Export@导入/导出

" h) p7 y1 \: iInclude Bottom-Side@包含底部

" o7 b0 i: C5 @# J& JInclude Components@包括元件
4 N1 a; _5 r+ z1 F6 c
Include Double-Sided@包含两侧
7 q! b: j5 f/ L
Include IEEE numeric_std Library@包括 IEEE numeric_std库

" G( y+ |; d5 F7 fInclude on New Printouts@包括在新打印输出
' m6 g8 \( y' W6 d) A7 E
1 P' f6 o6 C; x6 ?. z0 r9 jInclude Parameters Owned By@包括自身参数归属
# d9 S& `: p& R
) m# q- ^; {( n) q3 V# A# rInclude Power Parts@包括电源元件
$ t% @! z, ]/ ?" O5 F  o
Include Subdirectories@包括子目录
% m- t6 p* o) o* N$ r# N6 D% x5 e
% v# ]* d  e) u+ z* b9 P" r& RInclude Synopsys Library@包括Synopsys库
( p* K! J% k( s6 g1 l# m
) D% s3 U$ w$ F" I, ZInclude Top-Side@包含顶部

Include unconnected mid-layer pads@包括未连接的中间层焊盘

Include with Clipboard and Prints@包括剪贴板和打印

Included Nets@包括网络
; p, ^2 s, [0 `* Z- f
- [% O# l" L& n8 EIncrease@增加

9 [4 R7 h4 R! J0 R; gIncrease Horizontal Spacing of Components@增大元件水平间距
$ C  R3 N# e* B8 }
Increase Priority@提升优先级

Increase Vertical Spacing of Components@增大元件垂直间距
! C2 U* y- ]# \& K0 |! ]: H
8 M# Y5 S4 Q1 e' q- IIncrement Part Number@增加零件数

+ a4 n( Q  I1 @& [! |( \Inductance@电感
1 S4 E0 |3 D& b
% Y' a- f' d& Y( [& UInductor@电感
* v2 J- F6 t( n% i; J/ B
Inner Layer 1@中间层1

6 C8 ]4 V2 {$ W6 c5 g/ iInner Layer 2@中间层2

Inner Layer 3@中间层3
# o- q8 [! n- c- v; |4 E% C& q3 m
Inner Layer 4@中间层4
- P* j9 m. y9 w0 Z9 u- M
! M& K9 s- g7 ?; }$ S: h7 v4 EInner Layer 5@中间层5

0 }+ l% @/ v1 B0 |) d4 aInner Layer 6@中间层6

+ o- q+ x& C  yInput Output@输入输出

" G0 }3 \! w3 tInsert All Wave Views@插入全部波形视图
9 Z/ D; P7 `; a8 X4 a
Insert Duplicate@插入副本

7 ~$ v5 @9 _  h8 r& AInsert Line@插入线路

8 Y& @, l7 |1 y) U6 AInsert Link@插入连接
( k4 g4 ~5 ]+ u0 y: T
Insert mode@插入模式

0 t9 B; L' R9 ?9 @Insert Wave View@插入波形视图
; K: M+ M9 M' x& A) i9 G6 Y
4 a( n$ u& N. `$ a; GInside@内部

Inside Area@内部区域

Inside Edge@内部边沿
9 W0 ]/ H- i8 z& h2 `" N) d) [
Inspect@检查
( r- |* P; p: E
Inspector@检视器
) Q+ n. B( T) B: ~& o' x4 V# V- g
Install Library@加载库

( s+ K  e9 @/ d9 [+ aInstalled@安装

Installed Libraries@已加载的库

- ^, \/ |" U2 U( UInstance@实例
- i# v1 T# O. e9 ~2 \( M, V
integer@整数

) V5 x$ V0 k. FIntegrated@集成

: h) [' c: Q" A3 M# A, YIntegrated Library@集成库
( S0 j! ~8 R1 m6 }8 h% O
( F+ A/ D( n" z2 F* K/ q% vIntegration@综合

( S# ]. w6 q/ a: bIntegration method@集成方法
2 R- p6 N  M! H
Interactive Placement@交互布局
, ]* W5 s" F+ K. A; F# U
0 U# v: {* h0 O$ y* w/ \) d0 x( AInteractive Routing@交互式布线

Interactively Route Connections@交互式连接布线
: @# F% c8 B2 D( h. f8 `* `
/ P' A& H" V: p- l) ?7 K4 jInternal Layer Pairs@内部层对
) D1 C! l& X. O9 ?; P
9 x3 A" Y* a! b) FInternal Plane %s@内电层 %s

& z$ e$ q1 e& U* f# Z2 W% tInternal Planes@内电层
5 m% v' k: ~5 C8 ^! N
! A8 {2 f( p. @. b" J9 B! p+ hInternal Planes (P)@内电层 (P)
6 A9 k6 ]" j6 E* Z7 Q; L: j% d
InternalPlane1@内电层1
/ M5 C) U( L& K/ c& m5 q
InternalPlane1 ((%s))@内电层1((%s))
8 |9 W. I5 D, U$ Z8 g+ R
InternalPlane10@内电层10
( G; W9 \+ s3 d% {% v5 y
InternalPlane10 ((%s))@内电层10 ((%s))

8 c8 z( I+ P4 M7 T; K8 `) y# KInternalPlane11@内电层11
. ?9 T$ j7 b& `5 O. p
; z  e6 c% B/ P+ W0 ?3 e& o) C% X" @InternalPlane11 ((%s))@内电层11 ((%s))

% A% p% R! k4 m" eInternalPlane12@内电层12
$ J4 A! _! w$ B$ w' L0 y
InternalPlane12 ((%s))@内电层12 ((%s))
( a) q+ E( p" ?
InternalPlane13@内电层13

/ l  L2 v, a# m1 k0 qInternalPlane13 ((%s))@内电层13 ((%s))
  h* w& q2 Z2 L* E
1 N( U2 J0 B- MInternalPlane14@内电层14

# q4 I" V5 D+ u: sInternalPlane14 ((%s))@内电层14 ((%s))

4 x! l1 h! _* \+ Z6 Y  GInternalPlane15@内电层15

2 S7 b8 j8 r2 B% W+ D, |InternalPlane15 ((%s))@内电层15 ((%s))
: G/ J# n9 P& O9 O9 L
" a$ y6 p; w) N# X5 s* s8 n! pInternalPlane16@内电层16
! @0 [  o$ g1 u. |2 S4 R2 L
/ x  C; m) H# K7 J+ o. SInternalPlane16 ((%s))@内电层16 ((%s))
- q( v" R- L" O0 D1 Y& J
InternalPlane2@内电层2
$ ?, j; n7 G: a6 C
InternalPlane2 ((%s))@内电层2 ((%s))

InternalPlane3@内电层3

InternalPlane3 ((%s))@内电层3 ((%s))

InternalPlane4@内电层4

1 M1 A/ {4 R9 Z$ g, M% jInternalPlane4 ((%s))@内电层4 ((%s))

$ Z/ x/ c. d( \) g# uInternalPlane5@内电层5

InternalPlane5 ((%s))@内电层5 ((%s))
* q- W$ R7 s# F- k) T/ c! q
InternalPlane6@内电层6
8 H9 M  S0 }7 Q- I7 q
& a8 T( ~& \: i6 Y; \InternalPlane6 ((%s))@内电层6 ((%s))
! r# Z; w, H; r# G7 x) p4 y6 n
InternalPlane7@内电层7
, i4 q7 c7 F/ y: [
7 y2 ]. k0 H& k( cInternalPlane7 ((%s))@内电层7 ((%s))

InternalPlane8@内电层8

InternalPlane8 ((%s))@内电层8 ((%s))
3 a1 I7 ?& e$ `8 \. J5 K0 e
8 Y6 K5 L; k3 a3 b6 j9 k1 e# uInternalPlane9@内电层9
8 k/ Q, m/ |5 y4 C% Q
InternalPlane9 ((%s))@内电层9 ((%s))

1 J/ ^1 \" U, @4 e# X5 _Invertor@反向器

IPC-D-356A Options@IPC-D-356A选项
' k6 E. p; v4 T4 M3 {- D4 W* {, L/ h
Is Active@激活

Item Count@条目计数
8 b1 b% h0 m( e. s1 y
Job Files@工作文件

Job Manager Menu@工作管理菜单
2 I) M8 [9 l/ Z8 z* z7 d
! z3 g6 `; {9 f  ~Job Manager Toolbar@工作管理工具栏

# x2 ~3 S# K* D. x, rJump@跳转

; L1 V0 z; g2 ?) kJump To Current Cursor@跳转到当前光标

" T6 j& d8 d# Z. ?* |Jump To Cursor@跳转到光标

) @) ^6 `' H. EJump to First Group Object in Selection@转移到被选中的第一个组对象

Jump to First Primitive Object inSelection@转移到被选中的第一个原始对象
" h' k4 z! |" o3 h" D
4 F8 n: e9 L8 ^% v+ A! I. AJump to Last Group Object in Selection@转移到被选中的最后一个组对象
! T0 }9 }  O6 L# W" O3 I
Jump to Last Primitive Object in Selection@转移到被选中的最后一个原始对象
! O( w8 k9 P* S& D# ?: O& K/ H
' V3 r" V) }! P( M3 H8 ^Jump To Location@转移到位置

Jump to Next Group Object in Selection@转移到被选中的下一个组对象
% l9 x( v3 c# _4 @" k& P
Jump to Next Primitive Object in Selection@转移到被选中的下一个原始对象
' w% e$ t: i( h. f4 |3 k8 q
Jump to Previous Group Object in Selection@转移到被选中的前一级组对象
. R- ^1 o8 e) O% y9 m
% u2 v% }0 E% }8 w+ @" n' Z8 vJump to Previous Primitive Object inSelection@转移到被选中的前一级原始对象
! I+ Q7 u3 S1 ^: \, d/ Z
Jump To Time@跳转到时间
6 `7 G8 `; a- P, t
" p. a8 O# z4 k6 n% ?4 x; eJunction@结点

Junction Cap@节点电容

Junction DC@节点直流

Just this document@只这个文档

Keep last setup@保持以前配置

2 |+ G3 H# H0 `$ {- Q2 K. AKeep Out Layer@禁止布线层

Keep-Out Layer@禁止布线层
) i. T# ?5 u# [* \
1 u1 C4 F1 }& x" }Keepout@禁止布线
- e, V! M% c8 A) I
# J. L+ W1 S; S$ |0 d9 q1 P( w- KKeepOutLayer@禁止布线层
9 ~" o4 \. }  t9 }1 N; x9 J
/ _- n+ f7 f, }. i4 c4 @2 XKey Mapping@关键映射
0 x; |* A+ ]$ m) ?5 m) g( K
+ F  f  y* r  A; g9 iKeyword@关键字
2 z6 K8 W2 O, q0 |- ]
Keyword Sets@关键字集

Kind@类型

% a! m5 a. X/ ?6 }Landscape@横向
; Z, f! T) v: `- I; b0 \; C+ K" G
( \  J$ g  c3 R" F0 b6 U5 sLanguage Name@语言名称
/ m. V) s# }& k5 z) o* Q
5 M. N5 f# _  |3 I4 s! e- PLanguage Reference@语言参考

Language Setup@语言设置

large@大

( y7 v8 _6 S  L& C4 d/ M& vLarge 90@大于 90

0 d9 t+ t" n. ?3 f# {Large Cursor 90@大光标 90

, C9 {7 R, ?8 Y/ h- S6 kLarge Icon@大图标
$ {7 V) T! b% _& M) S$ ?
7 P! y: d) I$ ALast Component@最后的元件

Last Modified@最后修改

- [  r, t: `& Q6 o, b: m! `+ \- lLast Page@末页
; Z. K& S5 _( {  l
$ ?5 H/ M: g8 W7 aLast Transition@最后一次转换

% o, Q% E! G7 d! c" @- ?7 pLast Value@最后数值

Layer Checking@层校验
/ F2 a# ^: z2 j6 G2 c* Y: m
Layer Drawing Order@图层图纸顺序
9 ~- ^- S1 K- g  a% }9 R
1 u; N( S( x$ J6 xLayer Information@层信息
! O8 h% N( n! q* H9 g
" ?6 K, V6 M: sLayer Name@图层名称
8 v# {( K/ P! S% W9 f; S" R# G( y9 Q
Layer No@图层编号
' m2 u9 b4 @! B2 [& Q8 H
$ _0 n/ v1 L3 S5 B( qLayer Pair@层对信息
1 C; [& h2 @9 t; |  u* k
! M& D, \: B/ r  }$ {' |Layer Pairs@层配对

Layer Properties@图层属性

& i1 D) J8 V. J8 t# p) O; b/ PLayer Stack Manager@层堆栈管理器
. R& [8 Z( t/ \" R- }( M, m
  p& ?# J' r2 \Layer Stack Reference@层堆栈参考

Layer Stackup Legend@层堆栈图表
2 j0 J( \9 d7 t( Y) T( [
Layers@图层
8 r8 O$ p: r: Q
Layers in layerstack only@仅在层堆栈中的层
/ a9 m7 \  y) s7 K* @$ G
0 |  I" I9 e7 `0 `LCD Cont@LCD 控制器

! M  S" B  Q/ a! g) GLCD Controller@LCD 控制器
0 ]# C/ q  M- b, K$ ?
Leader@引线

Leader Dimension@引线尺寸
/ ^! J7 \  X  \  o
! B0 H9 d5 {2 z! q3 l1 lLeading/Trailing Zeroes@前/后导零

Left Delimeter@左分隔符
. S3 F' H8 o2 E. C9 {( R7 s
$ E2 @" e' D2 D; h! _; f+ }Left Right Signal Flow@左右信号流向
" l) f0 ~6 A( [8 y; G8 X
, ~+ q* a. w6 B% Q( NLess Equal@小于等于

6 W2 y1 w% ?7 H6 lLevel Seperator for Paths@根据路径分离层次
8 l' }1 n2 ~7 Y  B1 ^2 U9 t; i
Lib Ref@库参考标号

2 k) m9 F/ _7 v4 G- K! Y, w+ c3 \Libraries@库

3 l; n8 |& n  e5 P. h0 s4 ?Libraries on Path@指定路径的库

  w9 @+ o8 k" E( j; u: JLibrary Component Parameters@库元件参数

Library Component Properties@库元件属性
0 G# G" F' b5 O# T5 O) [8 C5 h) |1 ]
  k7 \6 s7 F* D, i* u8 y* }Library Component Rule Check@库元件规则检查
+ j( {$ R- E) l% t( V9 }) h
/ X1 p; X+ O% \, j& _  |Library Description@库描述
/ t& F8 \; N1 [- Q' Y8 p
9 C% z* P# U5 i/ c1 A, S8 i/ x% N) P, uLibrary Editor Workspace@库编辑器工作区

& _, g# A. K' k+ _- O) ]Library Layers@库图层
$ a+ }3 }  n" [
Library name@库名称

# D* ^* A+ [- p; @+ ~- ]& pLibrary Options@库选项

Library path@库路径
5 z9 N! M* X+ D* k! V; S
4 Z' s# X. q; j+ ]Library Ref@库参考名

Library Reference@库参考名称
( [( _' W2 q  Z/ ?3 w+ k- y- A: |
! s) {* d% |. |$ E! FLibRef@库参考符号
9 l( F8 e  c; K3 ^# _/ T% a
) ]' [) v; \0 fLicense Type@许可证类型
# Q$ g7 A4 K( q
Licensing@许可协议

: z* m* C# }1 t( B/ I6 t* o9 D: VLighten@调亮
/ f4 P% E+ K! z* a
Line Grid@网格线
1 e) J% A( y8 o, Q% b
Line Number@线编号

Line Style@线类型

Line Width@线宽

linear@线性
# Y4 w, _9 l0 z: W- i) n8 U. i/ E
6 }6 b( J& ~" i, R$ w1 ?Linear Diameter@线性直径
4 [6 {+ k. M0 X$ _( v, R
Linear Diameter Dimension@线性直径尺寸
, h+ E1 s; U- ^) P
Linear Dimension@线性尺寸
0 }2 _1 B! i0 K0 j0 J' p, s2 E% p
: D- {  R# l9 w$ _: N/ H* MLinked To Sheet@链接到图纸

Literal@文字的

1 s; U' G- Z! |. `: m, f' Q3 ELoading Resources@载入资源

5 a5 U) ?8 @  e" l/ \  N5 g2 vLocal Colors@本地颜色
: h1 M; ]4 n& v
5 |; {: q# l3 y0 g+ vLocal Signals@本地信号

Location@位置
/ b9 h7 l$ O" s/ y
Location  X1@位置 X1
# \" P5 v2 t% `: ~9 C  B6 e
Location  X2@位置 X2
: Z- ^' g2 m" `6 H1 u
# u. {3 g1 h/ O) }4 W3 h) t& f# pLocation X@位置 X
- V# p- B' F+ X' ]& n8 y9 J
Location Y@位置 Y

Location Marks@位置标记
6 t" a9 K% _! V, c2 V" L. X8 ]
( D- U! \  V. R- L' dLocation of Part@元件位置

Lock All Pre-routes@锁定全部预布线
! N# O& I  F" _5 k
& {9 @. M/ D2 I. F+ r1 e. o2 _: [Lock Designator@锁定标志符
4 W1 p6 {, \9 q5 D8 S5 O8 g. _
& X- U4 ^4 p% }9 \% `Lock Pins@锁定引脚
3 @* m3 V5 F, S- d' q
Lock Primitives@锁定原始

Lock Sheet Primitive@锁定原始图
8 E7 A2 {: f& t/ v7 [
locked@锁定
# h0 ?- E" E( |4 k& ~9 o
2 A. Z% y3 }" O* R6 i$ VLogarithmic@对数
+ u( N6 M9 o: ~# t3 P. T
' j! C/ ^, }: G3 j: MLogic@对数

Logical@逻辑
) X; e) y4 v9 Q4 l) K! Z3 g
Logical Designator@逻辑标志符

, Q. F% Z, I8 L2 hLow Confidence@低度匹配
' T2 r4 c" Y) ~$ q$ X
( v1 W! @6 E3 N# }" j8 u  iLow Level@低等级
7 V2 }4 O: ?1 ?; H* v1 ~  V
" `9 y5 ?. q5 _0 t3 QLowest transparency@最低透明度
7 G& d$ @( A" s1 k1 i+ m
1 W! x7 q# w5 m: q5 ILumped Elements@集中元素

9 W5 V6 Q: K+ y0 ^" s/ V+ }Lumped Elements Pin Model@集中元素管脚模型
6 d! b/ _! s8 e
* l3 Q6 Q5 F7 [# ?  tMake Equal@使相等

: U2 V5 {) i9 i7 @Make Horizontal Spacing of ComponentsEqual@使元件水平等间距

Make PCB Library@生成 PCB 库
8 O0 I% h8 v6 J2 J+ P
" l2 }9 ]" Y) Z2 B) NMake Project Library@生成项目库
6 L8 u, ]8 b1 u8 C8 l( E: {
) }  w1 V% `0 {2 B+ j2 @/ qMake Vertical Spacing of Components Equal@使元件垂直等间距

: F- ]! K8 c& r9 gMake VHDL Library@产生 VHDL 库
- Y  g+ d8 A% V, i
Manual@手动

: k% Q/ A" Z$ P. j) T2 T7 o( uManufacturer@生产商

% |  t' a: x+ Y+ O9 iMap built-in libraries@映射内置库
( x, Y1 z3 b" S# f% {7 s7 g
* p( x$ C' r  W2 BMargin Width@边界宽度

Mark Manual Parameters@标记手控参数

) _3 B- O6 t  \) jMarkers@标记
! o9 g" I1 N" w$ {
3 C# a: c5 E" K4 {) r/ |3 B7 s6 sMask@遮蔽
$ x- E+ b; {" i; O( h- x
0 g0 _4 N" e, MMask Layers@遮蔽层

Mask Layers (A)@遮蔽层 (A)

: R) B" x! s9 ~7 B1 t2 P7 BMask Level@遮蔽层次
1 P5 v( K5 a* a6 `( q  W) ^
2 I: t8 k6 L+ R$ d, I. qMask Matching@遮蔽匹配
6 Y2 }5 V4 P! n  n! I
Mask Set@遮蔽设置
9 X* Z5 w+ Z  }6 K& S5 d
Match By Parameters@按参数匹配

Material@材料
5 [+ b- W1 b- t5 X3 t
Max Dist. (mil)@最大距离（mil）

) ?6 j  s% Z1 T2 v1 [* KMax Width@最大线宽

8 u$ W* j5 M" {1 Z$ Q) _Maximum (Ohms)@最大[欧姆]

Maximum (seconds)@最大[秒]

( b3 B( W  {% q9 o5 gMaximum (Volts)@最大[伏特]

Maximum Stub Length@最大Stub长度
& o* |- `+ [6 r1 t) e3 d3 E+ o
Maximum Via Count@最大过孔数量

% j" H# a5 Z/ `4 B/ kMeasure Distance@位距度量

Measure Primitives@基本度量

Measure Selected Objects@选定对象度量
$ p$ A1 {- T5 D, S% }. p5 }
Measure time@时间度量
) Q, k6 H( q$ f1 S: t7 o! F, X
Measurement@测量
6 G4 [% b% i5 w! ]: Y3 `6 D2 {* v3 {
4 R8 N: V: \& c+ xMeasurement Cursors@测量光标

" l2 a4 g7 |  P6 [3 Q  D4 e* X! HMeasurement Method@测量方法

Measurement Unit@度量单位

) B$ o+ p4 x9 Z2 s+ F5 A# }Measurement Units@度量单位
' R; p7 t" c. O3 V; ?
% m, {3 M4 U* A3 T% EMechanical@机械的

Mechanical 1@机械层1
. z+ s( v7 s$ U3 N" r8 w; U
Mechanical 10@机械层10
' ^$ |; y. P1 ^& D& [: L% @4 w+ N$ i3 n
0 d3 J! Z2 ]$ s$ I9 A$ |Mechanical 11@机械层11
. i$ I$ L9 f- ?, f6 i
* D& x3 `4 b% G; e, x2 HMechanical 12@机械层12

Mechanical 13@机械层13

2 Q# j, W! {2 \4 K' a* C5 V# X- CMechanical 14@机械层14
9 d0 f! K9 b# F4 O
Mechanical 15@机械层15

Mechanical 16@机械层16
( ^. S9 m/ t. X# t
* Y. N; E3 i, w9 o  A7 Y0 \7 xMechanical 2@机械层2

Mechanical 3@机械层3
3 b: b# p' b0 V! I+ u
7 Q1 ~9 o) m2 M6 s4 y  }: r/ h% oMechanical 4@机械层4
- s0 D9 U5 o2 j; R
9 e; t( T3 U7 g0 a1 I9 e* ^. ], aMechanical 5@机械层5

9 s9 [( d. `/ s* O2 t) s7 WMechanical 6@机械层6

9 W; i0 Q) [. g+ SMechanical 7@机械层7
8 e+ g9 N9 Q. U$ K
1 q' I  ^* Q3 xMechanical 8@机械层8
7 C" ^$ h8 ]  H) J
Mechanical 9@机械层9
+ n4 r4 ~. ]& a$ |7 Z9 y5 k
Mechanical Layer %s@机械层 %s

Mechanical Layer Pair@机械层配对

3 l2 p3 u1 n3 `* G+ |: uMechanical Layer Pairs@机械层配对

, M+ T# O- u; O" ZMechanical Layer(s) to Add to All Plots@机械层加到所有绘制图

$ z( [3 i+ G4 a0 O/ C. aMechanical Layers@机械层

Mechanical Layers(M)@机械层 (M)
" E7 d: Z3 O% Y0 _8 w1 F
, ]4 |) Y7 U3 B4 G% X2 j" [  OMechanical Pair Properties@机械层配对属性

4 G2 \  z: D; y; ^0 e: {Mechanical1@机械层1
/ `0 U* }( i/ r$ [8 H' s% p
Mechanical16@机械层16
( T" Z0 L0 O2 W* D& |% Q5 V4 m2 E
Mechanical2@机械层2
7 I' L0 `) ?' g" T8 z( V( b8 M
Mechanical3@机械层3

Mechanical4@机械层4
2 G3 W5 n' ?7 q9 O. I
0 [, N& N) z: p3 E$ d3 x! @  AMechanical5@机械层5

) c9 |( A1 g" \1 \. t0 Lmedium@中等的

# r" [$ h% r2 x1 t7 K$ Q" z1 ]Medium Confidence@中度匹配
! }5 y# ^6 ?2 j# s* w  r2 k
Membership Checks@隶属关系校验

Merge All@全部合并

metric@公制
5 G6 C* X% H1 I4 }
Microstrip@微波传输带
* h; \# I5 W9 L. S6 R0 }
Mid Layer %s@中间层 %s
! v; e4 ~7 I6 Y& Q
MidLayer1@中间层1

6 f. q3 t4 s0 g1 @4 I  }- ~MidLayer10@中间层10
+ c/ E) f9 Y$ i
MidLayer11@中间层11

MidLayer12@中间层12

2 z0 L* x  J8 x7 D+ z( ~0 PMidLayer13@中间层13

MidLayer14@中间层14

MidLayer15@中间层15

* ]! R. J6 j; Z& Q4 ]/ d( b8 C. wMidLayer16@中间层16
2 L/ A1 |) U: d0 J& p, c
$ b$ v7 @& t% ~; PMidLayer17@中间层17

MidLayer18@中间层18

8 ~& ?& y# A" h) q- |MidLayer19@中间层19
; f, W. L4 E6 [! _/ R- B' X
MidLayer2@中间层2
- ?4 G' _: T) X- x) `" n! k0 E
- q9 T; n4 U& A/ vMidLayer20@中间层20
* B" Y( T7 {2 e: g" K! T. Q
& e" f' x9 A- x3 {$ Y0 WMidLayer21@中间层21
4 Z* a/ @3 f. F
  d- D8 T* Q& G" G1 c3 u& }: F4 u1 xMidLayer22@中间层22
* j5 P  ]* K* K! b: k. d
MidLayer23@中间层23

MidLayer24@中间层24
. e$ V2 q# n( \% ^
! [1 t2 u9 [* H. c& I, \MidLayer25@中间层25
9 z& Z* O/ g" s, U4 [1 B" I
MidLayer26@中间层26

MidLayer27@中间层27
* J4 x2 f/ `+ n! g# v
MidLayer28@中间层28

MidLayer29@中间层29

MidLayer3@中间层3
8 _7 N: R( Z6 |% [. C1 X
+ f0 D6 M, ^- D8 kMidLayer30@中间层30

3 X( B) |3 V# v1 g: gMidLayer4@中间层4
- X" w1 N2 I5 R0 |, ?
MidLayer5@中间层5
6 m! B  }* I8 o! {
MidLayer6@中间层6
/ F8 s. Y, [6 t+ M% y2 A  M& t
7 Q# h7 o6 Q. D& K8 G, s7 }/ LMidLayer7@中间层7

MidLayer8@中间层8
; H7 E- K8 v, u" M% b
MidLayer9@中间层9

Mils/Sec@mils/秒

Mimic orcad Ports@模拟的Orcad端口
8 t  I8 [# V7 O9 \1 ~/ Z: u% Y
Min Length (mil)@最小长度（mil）
8 H1 u0 ^4 b" ~% c( ^& }8 Y, q; C
Min Prim Length@最小基本长度
/ l/ i7 m( y1 H
Min Width@最小线宽
* e6 F. }4 l+ ?
- z. R# D* u4 L; M9 M6 QMinimum (Ohms)@最小[欧姆]
( {1 ]* |/ ]) d$ J, U5 H, f8 e
Minimum (Volts)@最小[伏特]

Minimum Angle@最小角度

( ~0 N- v$ G7 W/ q# I. D, SMinimum Annular Ring (x - y)@最小环孔 (x - y)
. `' f  S1 w3 g8 K4 l
$ F( p0 o0 t+ U( i& TMinimum Clearance@最小间隙

1 l9 A: n( X; c9 }/ X* Q) H! qMinimum Primitive Size@最小的原始尺寸

Mirror@镜像
: s" g; H5 y4 f2 X, x; n
' R! f8 q# G1 v. ~7 ?: E" k3 l: aMirror Layers@镜像层
" ]4 Q, S$ G: m) p
Mirrored@镜像

Mirrored Component@镜像元件
4 H* h' V2 g! N$ r2 A  w- ^1 }0 l) p
/ H" i8 _4 S5 F, c' x- j7 FMiscellaneous Styles@附加风格

- U5 x' ]9 z/ Y; q( K  o4 Q3 UMismatched bus label ordering@总线标记次序不匹配
% _; a6 k0 R6 `. @
Mismatched bus widths@总线宽度不匹配
3 A* R% K- Y* O# l' ?
Mismatched Bus-Section index ordering@总线部分索引次序不匹配

/ U9 S3 [3 H* X0 L4 c* |4 }; N3 vMissing@遗漏部分
& A6 }9 Q  G0 O- W" g  U
Missing Pad Names@遗漏焊盘名称

- d" o* e; Q1 ?1 m4 z7 r8 kMissing Pins in Sequence@序列中遗漏管脚
# U$ e3 N/ I$ `
4 K* F6 ?; V# O& y* WMix Sim Menu@混合仿真菜单

Mix Sim Standard@混合仿真标准
0 a! {' D) x+ K* c$ ]
Mixed Sim@混合仿真

Model@模型

1 m' e# T  p  z* l% `: ?: qModel Assignments@模型分配

6 ^9 T% N4 v6 _2 y* @9 U. }Model Found@发现模型
9 A* e, w5 B" I: r5 b
Model Map@模型连接信息
) y3 x' p3 O+ ^' V
$ Y. ~( l3 n: `/ n  ?- z! OModel Name@模型名

Model Name not found in project librariesor installed libraries@在项目库及已加载库中没有发现模型名
. Y0 t, R' j0 P' k4 y# C. M
Model Path@模型路径

Model Pin Designator@模型引脚标识符

Model Type@模块类型
7 I$ W; @+ v% ?% v: G- M
' U; O9 R# O5 S! {1 n6 J0 NModels@模型

- j3 Z+ [5 N6 C. t) @! X; xModels for %s@%s 模型
/ x1 v% @) L8 o- r
6 G) h1 N$ U7 U; ]3 M/ P8 KModification Type Description@修改类型描述

Modifications@更改

& o2 D  C" n  P0 q* kModify Composite@修改合成

" T- A* a, g4 e7 k; K8 oModify Wave Colors@修改波形颜色

) V1 t0 a- O+ C& U0 iMono@单色

Monte Carlo Analysis Setup@Monte Carlo分析配置

5 K! u8 o4 ]) }) hMore Buttons@其他工具按钮

More Documents@更多文档

More Projects@更多项目

More Recent Documents@更多最近打开的文档

) a7 R( x4 `2 vMore Recent Projects@更多最近打开的项目

More Windows@更多窗口
9 K* e* Z% X' F" B
Most recent document - %s@最近打开的文档 - %s
5 W# t0 g1 m5 Q2 }+ m; }" ^  K
Most recent project - %s@最近打开的项目 - %s
. [- t2 Q  t' k; v. ~
9 p0 _; b# W. ]4 J5 @' ?  o6 ?Move Board Shape@移动板形

# X" p( X! u4 ^% SMove Board Vertices@移动般板顶层

! h) F) O" s& p" v! H2 `. ]Move Component@移动元件

) e, J" s5 u) i1 I$ ?; ]/ {Move Components To Grid@移动元件到网格

Move Room@移动布局空间

Move Rooms To Grid@移动布局空间到网格

Move Selected Components to Grid@移动选中元件到网格
7 e/ k! m. H) ?: j0 b' P9 P* w
$ X& q+ C: V8 ]0 L" v# [Move Selected Objects@移动选中对象
9 F5 |1 l4 c& ]" q0 n
9 b) t5 a: A, U0 DMove Selection@移动选择部分

. u. u6 ?6 i! D+ y9 aMove To Front@向前移动
: U4 q1 `: a* m4 m( m
+ p6 J1 e! ^& m6 f8 DMulti Layer@多层
# [" ~5 R' B: l, j1 |' e3 D
$ I3 [" ~9 s7 U2 Q9 ]7 yMulti line comment@多行注释
/ ?0 h8 K1 [- x. W+ t+ U
Multi line string@多行字符串

Multi-Chann@多通道

Multi-Channel@多通道
4 y7 ^1 g# M0 ], d5 t' v( y; f2 T/ d
) N, A; u4 M  v, W' P/ wMulti-Channel Mixer@多通道混频器

Multi-Layer@多层

" ]3 ?+ m9 [! z) P. R  Y/ B/ lMultiLayer@多层
( J: G7 T, X- x$ u! C
MultiLayer Default Print@多层默认打印

Name Display@名称显示

Navigate@导航

Navigation Options@导航选项
/ D$ g6 |9 _: R
NC Drill Files@NC 钻孔文件

/ c0 v! a$ q% B! JNC Drill Format@NC Drill格式

NC Drill Setup@NC Drill设置
4 e* \0 c8 K+ ~& n
NC Editor@NC 编辑器
( X- g7 M( x( s! U; a
Net@网络
- K0 k* }! b+ [: k, c6 t7 A2 h
, k1 e; n7 r3 u$ m0 B  s/ kNet / Bus@网络/总线
3 W" G" `$ Q+ d3 P
+ W1 k0 K: j1 E8 ZNet and Layer@网络和层
& a  n, C# W# r) {& I/ _
& j! e$ }; q5 t  ^; l& PNet Class@网络分类

( H" B8 ^1 f9 K. l: v0 INet Classes@网络种类
' b% t6 t. \  u7 W% c  V* l* t
) y4 O; m. c# m$ m4 a0 h2 a6 QNet Identifier Scope@网络标识范围
$ m; C4 Q% v3 k5 H. `. P* h
Net Items@网络条目
6 ~7 T5 S! N- r" b) i) s; p
Net Label@网络标记
$ E6 X1 T9 t* S% V( B- }! I
4 m/ \4 k' A6 {! z( E# B1 W5 C' r% _. LNet Labels@网络标签
1 W9 T& K/ l' V, J% O
% u! d, g" j, X: F* oNet Name@网络名称
0 l* o7 }+ D* n: X( o
Net Options@网络选项
5 }: H0 @" E; R: C7 l6 A
7 h/ p! V0 i" cNet Tie@网络连接
* ]5 i+ r8 b  d( O9 Z
Net Tie in BOM@在BOM中的网络连接
: U  A: t; k# p/ K. X. g1 r% R
5 X! L0 ?) \  I: j; |. ?Net Track Width@网络线宽
" X3 }# f% u+ u! R
' _( s. p' H' \8 M- y- e' `( \; JNet Via Size@网络孔尺寸
* D5 U! F- H. e( f2 d
NetLength@网络线长

2 ^; C5 X; Q$ Y. vNetlist@网表
3 P4 R2 B9 T8 ]5 M' Y" W6 o
3 f' F; l& k- fNetlist For Document@文档网表

3 N& s" Q3 ^, ]  f& f6 |/ A7 L( WNetlist For Project@项目网表

Netlist Manager@网表管理

Netlist Menu@网表菜单

Netlist Options@网表选项

7 O- ?8 \* A- }& x/ }  v5 \8 o' H) oNetlist Status@网表状态
/ H: m5 @- R  \0 u
NetPinCount > 5@网络引脚数量 > 5

Nets@网络

' }3 Q! G0 ~; XNets (Parameters Sets)@网络 (参数设置)

1 d. j: H" m0 cNets In Class@网络分类
7 }" p2 b( b+ v/ @
Nets/Layers@网络/层

New Chart@新建图表
; g8 d( k) N0 C% W
New Command@新命令
* z" x7 L. P: B' ^- j/ j
New Component@新建元件
# Z  S; |' |( O1 V. M. \
New Component Name@新元件名称
% X: T1 L1 v& z
New from existing file@由已存在的文件来创建新文件

- d  N* {/ I& W2 A# bNew from template@由模板来创建新文件
4 }* F0 k1 ?5 m9 {& |2 p
New Keyword Properties@新关键字属性

New Keyword Set Properties@新关键字集属性

% W. ?' a' \7 P6 k, b" qNew Location@新位置
$ Y" `4 e2 ^) M! ~
7 ]+ m$ {3 N2 ]( e0 NNew Part@新部分

New Plot@新键坐标图

+ a- M# J2 W& DNew Rule Wizard@新规则导向器

New Time@新时间
3 c( _+ V! O+ l: k- ]; e  r3 n
3 K1 k" }/ J3 J& KNew ToolBar@新工具栏
1 W  t# ]( x6 t0 U: ~
" ^. s& w1 x; G8 }% u8 ~New waveform for each simulation@为每次仿真建立新波形

5 F6 s' z# w) M+ ?# w; u# pNext Component@下一个元件
7 N+ ~, z5 i1 B' q/ P
Next Part@下一个部分

# }) J1 U( L! r5 s3 u# vNext Tab@下一个标记
) ?% |$ f* _( R8 G
. j5 }! P  h' u' m$ F  UNext Transition@下一次转换

NO@否
8 x1 Y0 s" S+ I. N2 M" _
No change@不改变
9 V+ s! U$ Y/ {
No Component Selected@无选中元件

No Configure@无配置

5 }& j3 L5 _3 R4 aNo current layer@没有当前层
  F9 Y- E8 b$ W8 \/ Q# @/ z: o1 K
: R5 [% G$ x) @No Default Template File@没有默认模板文件

No Document Menu@无文档菜单

: t! A" T( \; z5 YNo Document Shortcuts@无文档快捷方式
6 o& X6 n4 U: o- P- H" H
No Document Tools@无文档工具

No ERC@不进行错误规则检查标志
5 T) I: O. D4 O% E3 i9 y6 i: B
( @# F1 M% Z$ U; }5 r: ?+ v" kNo Footprint Available@没有可用的封装
3 n0 s$ C$ c6 d
* [- Z# q# A8 t; ZNo items are selected for updating@没有选择用于修改的项

, N4 e- J- W4 y6 aNo Match@不匹配

No Model Selected@没有模型选中

No Net@无网络

No objects selected@无对象选中
" F: J7 k" w$ }+ o* Q+ u1 K6 \$ p8 W1 Y
No Output@无输出

, s3 N# |5 |0 P) Z* y+ s4 V( a2 iNo Page Setup@无页面设置
% |8 v2 F6 ~- [
# S6 n! Y3 r4 Z4 P6 sNo Preview Available@无可用预览
, {0 z2 E4 }/ E8 r
0 ]/ V/ D% G7 Y+ ~3 F* ~3 ]. H, ^No Report@无报告

; i! A5 j5 H, b6 ~, n, ~! G1 qNo Schematic Component@没有原理图元件

No Setup Printer@无打印机设置

No signal or plane layer has been selected@没有选择信号层或内电层

No Symbol@无符号
) g4 n- s  U$ _$ _* ?6 S$ x& _( L
7 u' O. @4 x4 R: GNo Updates@不改变

4 H& P1 n% K6 R/ u$ L9 iNo Warnings@无警告
! w2 j' G2 E2 X
No-ERC Markers@无ERC标记
$ D# A4 t2 y8 T# {& I
Node Count@节点数

' S! a' H8 f) k0 C6 xNode Voltage and Supply Current@节电电压和电源电流

8 x  b8 K3 Z, w9 e0 j7 F' X% iNode Voltage, Supply and Device Current@节电电压、电源和器件电流

2 [5 R: G% K1 ]! QNode Voltage, Supply Current and SubcircuitVARs@节电电压、电源电流、支路电流
% D; H; Q1 ~! N5 m
* X5 l/ ^5 n7 \  `( A; cNode Voltage, Supply Current, DeviceCurrent and Power@节电电压、电源电流、器件电流和器件功率

% F" o# t' z+ ~0 I3 x  }Nodes@节点
/ \) t& H4 a+ a; o' F, P" d4 `
Noise@噪声

! o2 o) n4 [) L3 `" |, m5 qNoise Analysis Setup@噪声分析配置

Noise/Temp@噪声/温度
# }4 |4 {8 x; ?
( x) m" w0 x% m2 V% gNon-Plated Hole Size@无铜过孔尺寸

3 o) m8 G+ y' {* q4 _6 CNot all components have Signal Integritymodels set up@并非所有元件都有信号完整性分析模型

Not connected to network server. You arenot using any licenses@没有连接到网络服务器, 你没有使用任何软件许可证
5 @; A0 n) \' r4 C! k
Not connected to network server. You areusing one license@没有联接到网络服务器，你正在使用相应授权。
( I6 R4 o6 |% V5 t0 h9 {  h' d& M5 W
: p2 @/ G7 r+ f) c' ZNot Logic Connection@反向逻辑连接
- ^1 W" m1 }! g2 w7 v0 C
Nothing to Redo@无操作可重做
) b! R  y' B8 E
Nothing to Undo@无操作可撤销

Nothing to Undo (Ctrl+Z)@无操作可取消

  |0 G' C3 A, z) Z7 GNSX@NSX
, H& K! p- z; f
Number of backups to keep@保存备份的数目
# Z3 k7 {' K5 M) r2 M
Number of copies@拷贝数量

0 `& n9 r$ X% ]Number of Plots Visible@可见图表数目

  y" G3 |8 M0 }5 ^9 U9 e( d  ^3 uNumber of versions to keep@保存版本的数目
- W( V9 X: ?7 a) p. i! J$ r+ y
Number Options@编号选项
3 C4 d4 g+ G8 ^: m' Z
Object Class Explorer@浏览对象分类

Object Kind@对象类型
& f) H$ t1 l1 C* _( M: p* ^- X
Object Specific@对象特性
& ~: n4 p. p+ J4 I" C& n! M
Object Type Checks@对象类型校验
3 H9 d! i  x! G! v
, H& x7 ^, n, s8 a7 o5 TObject's Electrical Hot Spot@对象电气热点定位

4 M4 d' n+ ^7 l( l4 D! b* ^2 EOctagonal@八边形

Octagons@八边形

) F* T  D% Z4 E- Y* U3 e+ W( s7 U% tODB Steps@ODB 调试

ODB++ Files@ODB++ 文件
) ^5 Q' o) z7 o- K, [5 t$ q
ODB++ Setup@ODB++设置
+ i% D) D+ i, M- f  n$ V. C9 L1 ~
% q) N8 m4 C. _8 Z( pOff Grid Pads@关闭网格焊盘

Off Sheet Connector@关闭图纸间连接器
( ?. j  l* a+ O" J
0 p0 q! X+ ]6 {2 `Offset Component Reference@偏移元件参考

On Demand@开启请求
$ [, z' {0 J( t8 R9 s+ E- F
; B3 _6 K2 ~2 Z. i/ m. v! BOnBottom@在底层

Online@在线

Online DRC@在线DRC

) ^. h4 m% G$ r8 [& I, YOnly show enabled mechanical Layers@仅显示使能的机械图层
: ^+ p# k2 n4 {8 t4 C& S
$ T! o9 h* n! |9 r- yOnly show layers in layer stack@层堆栈中只显示信号层

Only show planes in layer stack@层堆栈中只显示内电层

+ ]6 C( r- {2 I7 AOnMechanical@在机械层
$ c" s+ g" M3 F. E. q6 s, O
1 C, _( z$ @; P9 e, \$ Q3 q0 POnMultiLayer@在多层
# R8 Z, N$ v! a) B! e" `& {  l
0 Q# z2 g2 A0 M; nOnSignal@在信号层
7 v$ d# N0 p- [& U4 @) l8 b" u9 `2 s+ k
OnSilkscreen@在丝印层

OnTop@在顶层

Open a document@打开一个文档
+ ?* y( a3 l: A( m7 [7 o
% Q" Y! E" x" W4 d/ mOpen a project@打开一个项目
& v: N" U/ t' m( C: y7 w' U
" X9 ]0 H5 D: A+ ]# [Open a project or document@打开项目或文档

2 t2 I! l1 e% T! v  u1 C6 i1 ~7 HOpen Any Document@打开任何文档

: k& K/ ^& x5 q, ^8 {Open Any Document (Ctrl+N)@打开任何文档 (Ctrl+N)

$ N# A" \4 X: V! @- v' j# MOpen Any Existing Document (Ctrl+O)@打开任何已经存在的文档 (Ctrl+O)

& X0 g5 T7 X7 X/ U% _, B" jOpen Collector@开集电极

Open Collector Pull Up@开集电极上拉电阻

2 J. o9 j7 \" {7 I( aOpen Collector PullUp@开集电极上拉电阻

Open Composite for editing@打开合成编辑

Open default primitive file@打开默认属性文件
( o* H0 j* R) X9 [8 w& |% g" v
% @& \1 s+ ?7 W# R# o2 s9 FOpen Documents@打开文档

$ y; s, [+ s6 Z) p* ?! FOpen Emitter@开发射极
, p" g( o$ K+ H' }/ B( C
Open Emitter Pull Up@开发射极上拉电阻
4 v1 T& z0 o3 ^( {# E: x
Open Emitter PullUp@开发射极上拉电阻
" e/ O( o7 r9 Z- J
Open Existing Project@打开存在的项目

Open Exported@打开输出文本
2 |% j  E2 w; n6 r. Y3 w0 G. E
Open FPGA Vendor PIN File@打开FPGA 厂商 PIN文件
( T& @9 }4 U* h9 h) |
Open IBIS File@打开IBIS文件
+ q) h+ P/ c! X' c. ~
: g0 N8 X" B8 i4 v: V, QOpen In New Window@在新窗口打开

ExxNEN

Altium Designer 英汉菜单对应表

鲫鱼3525

看看

KLDMZ

辛苦了，谢谢!

aygc

谢谢，不知道哪个版本的