EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-3-21 10:38 编辑 0 Y9 r C8 e, n0 H, q8 M2 [
6 w1 z3 h" A. w- [: p
Barry Olney In-Circuit Design Pty Ltd (iCD) 总经理
0 ?6 k& k% v' W; ?8 Z0 x3 _ 哪种程度的串扰是可以接受的？这取决于此PCB所采用的技术。我们已从多年前的TTL逻辑器件发展到今天的高速Gbps器件，可接受的串扰程度发生了巨大变化。CPU的功率，也就是它的发热量，是输入电压和电流的乘积。大趋势是降低核心电压，从而节省电力。但是，降低核心电压也会降低噪声容限。本期专栏文章将深入探讨可接受的串扰阈值以及如何减轻其对高速设计的影响。 串扰是由电磁场耦合引起的。电场会使信号电压容性耦合到附近的布线中。容性耦合会引发驱动电流浪涌，从而导致传输线上的反射。同时，磁场会导致信号电流被引入附近的布线中。感性耦合会产生地弹和电源噪声。串扰会按照距离的平方迅速下降，其影响程度与引发串扰的信号电压、可用的电路板空间以及信号布线的接近度有关。串扰可以表现为远端正向串扰（FEXT）或近端反向串扰（NEXT）。 图1：信号转换期间的串扰仅会导致眼图的抖动
" r- u! w- w5 k; ]; c& K' l
* d/ j# ]" ~( [" l( ]; H7 ?$ ` ~: |4 ~# q8 M0 I7 @
| 
[复制链接]
/1 
发表于 2020-3-29 19:46
收藏
淘帖
支持！
反对！
发表于 2022-10-8 13:03
