TA的每日心情 | 怒 2019-11-29 15:37 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1、EMI的问题和信号完整性的问题,是相互关联的,如何在定义标准的过程中,平衡两者?
8 x8 ?; u1 T& B7 y/ X7 P" l答:信号完整性和EMC还处于草案中不便于公开,至信号完整性和EMI两者如何平衡,这不是测试规范的事,如果要达到二者平衡,最好是降低通信速度,但大家都不认可。
, g# }0 Y' ?* Y! A8 p' C- _6 H. ?5 O9 ]7 z2 v/ q6 Z% B
2、PCB设计中如何尽可能的达到EMC要求,又不致造成太大的成本压力?5 y) J. l8 y- ^% B# G8 H5 m
答:PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外,通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。7 i' p/ i, E' d$ o$ G
1、尽可能选用信号斜率(slew rate)较慢的器件,以降低信号所产生的高频成分。) Y, E" A% h |6 d
2、注意高频器件摆放的位置,不要太靠近对外的连接器。 . q$ d! J3 M# A% H* ]0 S
3、注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path), 以减少高频的反射与辐射。: u6 a+ s( M4 P* M8 m
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
+ u0 w* m) @) A+ x) ?$ L! m5、对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到chassis ground。6 S8 M- j+ m& y
6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
u( [% `2 I0 g7、电源层比地层内缩20H,H为电源层与地层之间的距离。
. J% w+ d; o# _0 I5 q- L% |/ P7 _2 ]# t
3、PCB设计中当一块PCB板中有多个数/模功能块时,常规做法是要将数/模地分开,原因何在?8 R. H2 j/ D0 y
答:将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声,噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近,则即使数模信号不交叉,模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。 |
2 [+ H5 ^; X8 U7 L5 s: g& R |
|