TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
6 z! c1 I6 l5 Y; x随着电子技术的飞速发展，集成电路的数据速率和时钟速率不断提高，信号
9 v7 t& K3 M# ?$ k" V; a边沿速度也越来越高，与此同时，元器件的复杂度也在不断增加，PCB已经成为
. m" Q9 h+ m, H# V! S, J3 V了高性能的系统结构模块。一系列信号完整性问题，如反射、串扰、过冲、下冲、- z( @0 s$ |7 C- v! V( h
振铃等，不断凸显出来，如果处理不当，就会导致整个设计的失败，所以信号完
, {4 S% z5 Y7 h0 s: l整性问题已经成为一一个设计能否成功的重要因素之--。传统的PCB设计方法已经
/ t- I" n8 H3 f9 A/ }无法满足设计需求。因此，在高速电路PCB设计过程中，通过仿真尽量减小或消. U! N; `; b6 F3 W+ d5 l2 {
除因信号完整性问题带来的影响已经成为必然。
: r2 @8 c/ V. X- d+ D本论文基于麦克斯韦电磁场理论、传输线理论和阻抗理论，对反射、串扰等# O4 d4 q" q" I3 B
信号完整性问题进行了深入研究，给出了相应的解决方法。在此基础上，以某高
6 @4 k. e' }/ n5 L9 _- B7 U速交换设备为例，对其进行了信号完整性设计分析。通过搭建仿真环境，介绍仿
- b0 F0 _, U) `# o. T4 s3 V7 R真软件和模型，给出信号完整性仿真的基本流程。在cadence PCB SI软件环境下， g3 A9 @4 a4 E2 L
对关键网络MAC、 PHY网络信号等进行反射、串扰仿真分析，归纳出抑制信
% b; ^7 D/ e* Y* h* ^9 V1 {0 V+ y- y号完整性问题的布局、布线约束规则，根据规则完成PCB设计并进行仿真验证，
# C3 N% ]2 F# R* _0 @; ]$ T3 J6 l- G确保在设计阶段减小或消除信号完整性问题，达到良好的设计效果，进一步证明
/ x0 I0 y6 p3 u3 a3 ~( M* I% ?了高速电路信号完整性应用研究的重要性。
$ j, L/ Z6 [1 x: U3 \% m本文针对千兆网交换子系统提出了一套完整的PCB设计规则，使某高速交换) ?( k- M6 C0 c6 I. @3 m
设备信号完整性问题出现的概率大大降低，设备能够实现1000M接口自适应和16& y% Q% A3 @, f+ J
路千兆网口无阻塞交换。设备在网络测试中表现良好，掉包率低，经过眼图比对/ R7 l7 V9 K/ d
可以看出，按照此规则设计出来的系统，抗噪声能力良好，过门限失真较小，满" S1 C. _* C. ^8 A+ ~& u9 _
足设计需求。
/ a) e2 J, F# f5 y* \/ v本文归纳了千兆网交换子系统信号完整性设计流程，为规范我所高速电路设/ X1 g6 j. j* `3 ?5 Q5 t
计打下了基础，为高速产品可靠性地提升铺平了道路，具有十分重要的意义。
( d0 B. H1 o: x' @4 L3 M) `+ l关键词:高速电路，信号完整性，反射，串扰，仿真.
; [0 Y, \1 M& n, \5 J. ~ N& }+ g/ y& M I
9 T. |! u! I+ j |
|
/1 
发表于 2020-3-13 11:20
收藏
淘帖
支持！
反对！