高速背板设计呼唤新的信号完整性测试方法

stupid · 发表于 2010-3-17 10:16

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 stupid 于 2010-8-9 18:04 编辑

背板技术是当今电信系统的基础，背板结构的发展已经将电信系统的带宽从每秒几百兆推向了每秒几兆兆。在追求终极数据流量的过程中，背板内的物理层结构起到了十分关键的作用。连接器的管脚密度、通孔根以及布线的走向都是设计师们在控制整个通道内超额电抗时所面临的挑战。通过采用先进的微孔(microvia)技术和表面封装的连接器，数字设计师就能突破电信系统中的这些障碍。本文将介绍一些在实现和评估背板物理层结构时可用的测试技术。

如今的电信平台都依赖于高速串行数据传输，而前沿数字设计师们往往将系统能够达到的性能极限施压于铜材。随着超过10Gbps的串行链路的增多，信号完整性问题开始暴露出来，这种信号完整性问题是在标准数字设计实验室中不会遇到的。针对这类高速通道的物理层进行信号完整性优化，会收到惊人的效果。如果采用合适的设计工具和设计方法，我们就能清楚地了解信号传输的基本原理。最近，为了打破兆兆位的界限，网络交换机和路由器中采用了一种先进的背板技术。这一成就部分得益于物理层元件中复杂的设计技术。设计过程的大部分时间都用在建模、仿真和测量验证上。利用既具备时域分析能力也具备频域分析能力的设计工具，我们可以将反射、串扰、阻抗失配和损耗这些复杂的现象均直观地显示出来。

电信系统物理层总览

1. 典型的10Gbps电信系统电信系统通常通过一个开关构造的接口来实现高速数据传输，这一接口可用作与基础接口并行的第二通信通道。在大多数高速网络应用中，基础接口都用于在每个线路卡上的控制面板处理器之间进行通信。这个物理层铜接口给信号完整性工程师设计、开发和测试网络元件提出了很多挑战。高速设计中最具挑战性也最有趣的一个领域就是背板应用。背板元件造成了一个性能瓶颈，路由器和交换机的性能严重受这一瓶颈限制，因此背板应用领域是一个蕴涵丰富的技术突破和创新机会的领域。

2. 背板是关键的一环如今，业界正努力开发一个10Gbps以太网的背板标准，作为802.3ap标准的一部分。其目的是利用普通的铜背板，不依靠光介质，在线路卡间传送10Gbps的以太网信号。如果这个标准出台，那么系统设计师们在设计时就有章可循，从而可以在诸多按照标准进行设计的物理层芯片中进行选择。为了达到高速数据传输目的，新的10Gbps串行信令方案的开发已经有了令人激动的进展，但最终的串行数据传输率上限很有可能受到物理层背板的信号完整性问题的限制。要想在整个背板上的芯片到芯片通道上全部实现一个阻抗受控的环境，需要设计人员十分小心谨慎。而在这样的通道中，背板连接器则起着十分重要的作用。

3. 先进的背板连接器为背板连接器设计一个表面封装的电路板必须满足很多条件。首先，接口必须十分坚固，足以耐受标准板卡应用所面临的机械环境。其次，连接器必须能够以超过10 Gbps的速度传送数据。近期表面封装(SMT)背板连接器设计已经从压接(press fit)连接器技术开始有了很大发展，具备了很多1.5 mm x 2.5 mm 管脚栅格之类的机械特性。不同的连接器设计中，主要是SMT信号引脚的不同和“C形”引脚浸锡膏(pin-in-paste)接地屏蔽脚的不同。

图1：4端口设备的实例。

4. 通孔根会带来容性负载要想成功地以10 Gbps速度传输数据，必须减少通孔根的数量。需要与镀层通孔(PTH)接口的连接器很可能会引入容性负载，这是常用的电路板附件的几何结构所固有的特性。要解决这一问题，必需将最关键的走线布在最靠近PCB底面的地方，或者将通孔管(via barrel)反钻(back drill)来减少通孔根。但这样势必会延长设计时间，同时也增加了达到目标信号完整性性能所需的电路板层数。许多电路板设计师在使用压接型连接器时都会将信号紧靠PCB底层走线，或者将关键走线进行反钻以减少通孔根，从而减弱PTH的谐振行为。而有了表面封装型连接器之后，就不再需要进行反钻，因为连接器是安装在PCB的上表面，信号则通过盲孔或埋孔传送。采用这种连接方案之后，系统瓶颈就从连接器转移到PCB材料。

与板卡接口的连接器

当与PTH连接的是SMT元件时，其反射效应会被削弱甚至消除，因为此时悬吊的通孔根很小。不论连接的表面封装器件是电阻、IC或连接器，电路板与它的接口都必需安排在PCB的外表面上。但当连接的是一个高管脚密度、高速的差分连接器时，不可能将所有的信号线都布在PCB的外表面上，这时必需另想办法。此外，这种高速走线还需要与电路板的内走线层连接和相互作用才能实现系统的所有功能。我们可以采用多种通孔结构，结合背板连接器，将信号线连接到电路板的内走线层。

采用表面封装(SMT)的微孔能够改善信号质量

混合信号层叠电路板中典型的PTH和微孔结构采用两种不同的技术将信号从连接器引至PCB线。PTH将SMT焊盘连接到接近PCB下表面的迹线。在这个PTH中没有管脚插入，因此可以将通孔的直径缩小到一定程度，使之既削弱了电容效应，也满足电路板厂商对纵横比的要求。采用这种小通孔，可使信号性能较标准PTH得到改善，同时相对于更昂贵的通孔方案也节约了成本。此外，采用全镀的通孔管之后，在堆叠PCB层中的任何一层上都能对信号进行访问，只是访问接近PCB表层的信号迹线时可能会在信号通路中引入短桩效应(stubbing effect)。

要用一个小微孔将SMT焊盘连接到电路板内部的迹线，这个微孔的直径还可以更小，因为构造微孔的方法比构造PTH的机械钻孔方法更加精确。通过选择性地堆叠微孔直到电路板中需要的那一层，设计师就能将电通孔根减到最小，从而优化信号性能。

多端口系统的测量

要想理解在一个10Gbps的电信系统中，怎样描述一个物理层设备的特性，首先我们讨论一下多端口系统的测量。图1中给出的例子是一个4端口设备，从中我们可以看出当两条相邻的PCB迹线以单端方式工作时其结构特征。假设这两条迹线在一个背板上的位置相对较近，他们之间可能存在微弱的交叉耦合。由于这是两条相互独立的单端迹线，因此交叉耦合是一种我们不希望的效果，称之为串扰。

图2：根据S参数能深入研1 S- I; R9 K# c9 K/ Z, D
究设备的性能，包括设备对
/ t1 [4 q0 P: Q& F/ mEMI的敏感性和EMI辐射大小。

图1左的矩阵中给出了与这两条迹线有关的16个单端S参数，图1右的矩阵中则给出了与这两条迹线有关的16个时域参数。左边的每个参数都可以通过快速傅立叶反变换(IFFT)直接映射到右边相应的参数，反之，右边的参数也可以通过快速傅立叶变换(FFT)映射到左边。如果这两条迹线是以差分对的方式近距离布置，那么交叉耦合正是我们希望的效果，它能够提供较好的共模抑制，从而有益于系统的EMI性能。

单端S参数到差分S参数的转换

测量得到单端S参数之后，还需要将他们转换为平衡的S参数，才能体现差分设备的性能。当被测设备具备线性无源的结构时，这种特殊条件就使得从单端S参数到平衡S参数的数学转换成为可能。PCB迹线、背板、电缆、连接器、IC封装和其他的互连结构都属于线性无源结构。根据线性叠加理论，将图2左边矩阵中所有的单端S参数处理并映射到右边矩阵中的差分S参数，然后根据这些差分S参数就能深入研究差分设备的性能，包括设备对EMI的易感性和EMI辐射大小。

频域分析

在考察设备性能时，差分损耗SDD21通常更为直观。SDD21是差分信号通过设备时的频率响应。当频率较低时，微孔和标准通孔的性能相近。但当频率较高时，微孔结构对信号的衰减明显小于标准通孔。这就意味着微孔的通道结构使得高频信号通过时不会被严重衰减，其结果必然导致眼图张得更开。而标准通孔在高频时，其衰减要大于微孔。第二组曲线可能直观性稍差，但它对我们的分析同样重要。差分反射损耗(SDD11)所描述的是每个结构中在不同频率下产生的反射的大小。同样，两种通孔结构的低频响应十分类似。但在12GHz 到 20 GHz的频率上，标准通孔的反射要高于微孔。反射是由于对阻抗环境的控制不佳造成的，反射零点之间的距离与结构中谐振腔之间的距离有关。在标准通孔中，反射零点之间的距离与通孔根的长度有关。

差分眼图分析

眼图是从4端口S参数综合得来的。标准的一致性测试方法是通过一个测试信号发生器和一个带标准MASK的采样示波器来进行，从S参数综合创建眼图的方法与标准方法是相互关联的。从图中可以看出，微孔的眼图即使在20Gbps时都明显比标准通孔的眼图张得开。

本文小结

数字互连技术的进步为设计数据率等于或高于10Gbps的高速背板创造了很多机会，但要想实现这一目标，设计人员必须对差分传输线效应和物理结构对信号完整性的影响有一定了解。有多种PCB结构都能帮助提高数据流量，条件是在高速串行链路内正确地实现他们。今天的高速数字设计工程师必须着眼于未来，采用先进的分析工具，这样才能继续保持电信系统的快速发展步伐。

作者: Mike Resso
/ Q) |% \: a; K+ `/ r4 H0 U! @Email: mike_resso@agilent.com Roland Mцdinger
* V( s/ M) y0 [1 D# N5 P. f( h: B' G7 l
RMoedinger@erni.de

stupid · 发表于 2010-8-10 10:06

文中的通孔根系指连接器插针，并非过孔引起的Stub。作为高速串行通信用的连接器，阻抗和S参数测量，现均可通过TDR或VNA获得，TDR一般为4～8端口。VNA标配为4端口，但也可扩展到24端口，理论上可以测试12对差分线之间的串扰。另外，测量串扰也可通过并行BERT来进行，一般可以测试多至10对差分线之间的串扰，以及在Worse Case情况下的BER。