|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
! [, H2 `6 W. B摘妻:本文介绍了一种C8051F隶列单片机实现低功耗的系统设计方法,主要从以下三个方面进行了用述:降低展统时钟频率、降
# \& ~9 U! j4 {7 A; d* A低电源电压和合理选择电源管理方式。该设计方法尤其在便携式和手持式系统中有着广阔的应用前景。& c9 F4 O0 |' H
关键词:单片机低功耗时钟频率晶体振荡器
) @ G! n9 {8 P& _0 H8 ?# w/ b
& \. f, Q- s5 X5 G- ]/ c, F9 \9 k$ ~) T4 z- B0 `) n' l2 Y: g
很多应用系统对功耗有严格的要求，6 B0 b$ [- e8 |1 l
尤其在便携式和手持式系统中。- -般来说
* K* h) E7 p# x) pCMOS数字逻辑器件的功耗受供电电压和
& _# `4 {) Y, _系统时钟( SYSCL K )频率的影响。可以通
' k/ o2 |+ ?/ u3 ]! y' M过调整这些参数来降低功耗，设计者也很
( O4 X) Q0 W3 E9 K% M容易控制这些参数。下面我们讨论这些参
2 C; ]. y( g( g5 j# f; {数及他们对功率消耗的影响。
/ \- y# |6 z' \8 k0 n9 N- o
8 z; C# S' N; u3 Y: x1 g1 降低系统时钟频率
+ J& I- }0 S2 @$ g$ z: F在CMOS数字逻辑器件中,功耗与系统, q: L& j: n1 J0 q( L9 G$ `+ `9 Q
时钟(SYSCLK)频率成正比:功耗=CV2f。# j3 N" Q" D) `
其中: C是CMOS的负载电容; V是电5 i2 u# N$ x7 Y! D5 x$ P
源电压; f是SYSCLK的频率。
" {2 L. L4 p- P3 YC8051F的系统时钟可以来自内部振荡
$ b I/ n# x0 J, X$ {器或外部时钟源。外部源可以是一个
7 h9 D k5 ?& E( N; t9 r# ^" g6 NCMOS时钟. RC电路、电容或晶体振荡器。5 _% s$ g: S5 ^% {
内部振荡器可提供4种时钟频率: 2MHz,+ B" D5 O3 v) V( g" C' }
4MHz, 8MHz, 16MHz。可以通过使用外部
4 O4 _3 V9 ^6 `: g' G3 W振荡器得到其他频率。为了节省功耗，设2 i- n6 c b/ x
计者必须知道给定应用所需要的最高5 I) a3 x: B" N$ S+ n/ W
SYSCLK频率和精度。一个设计可能需要+ v* E# }0 O3 D: N2 e
一个在器件全部工作时间内保持不变的 w( f' G$ f9 V$ d; Q" H h
SYSCLK频率。在这种情况下，设计者将5 n" ^! L$ E( J' B
选择满足要求的最低频率，采用消耗最低) L; z% [* S! H+ z2 \
功率的振荡器配置。典型的应用包括串行0 I3 R! ]+ p2 S" L
通信和必须用ADC完成的周期性采样。
& f( j7 f* T+ F G/ B, ?' ]+ n6 m
* E3 Q/ Y3 d# F! U, M7 ~, @0 @0 l; m7 \9 }, }
7 B. g5 v3 b+ w
5 i' ?0 P9 s% s2 l3 ` |
|
/1 
发表于 2020-3-12 13:24
收藏
淘帖
支持！
反对！