TA的每日心情 | 开心 2020-7-28 15:35 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘# b$ \$ f* e$ K6 w' R3 O
LTE作为下一代通信技术,因其技术和成本优势被广大运营商普遍接收, LTE基
/ ~ x' A7 D; p5 C9 Q) y& I带芯片的研发及验证工作成为LTE技术推广的关键步骤。本文正是基于TD-LTE基
8 i; @0 Y) O$ V8 `/ m$ w4 V带芯片验证系统的设计,对高速信号进行信号完整性研究与分析。
( ]2 j( e* J, S5 B0 {- U本文简要介绍了TD-LTE基带芯片验证系统的构成,对其中的关键模块进行信号) _* Q. N3 [5 t5 v
完整性需求分析。详细阐述了在高速PCB设计中用到信号完整性的基本原理,包括# l6 A/ L/ B b7 ?5 G
传输线理论、趋肤效应、信号反射及信号间的串扰等。结合实际需求,分析了多种仿
$ c! o! I2 g/ J$ {7 D真模型的工作原理及各自的适用范围,并选用IBIS模型进行行为级仿真。最后以验
3 @; S( h% U9 d5 z证平台的具体信号为例进行仿真分析,并逐步完善设计,成功完成了系统结构的优化,.
5 n: q* f9 D4 M8 H, G/ R满足了验证平台对信号完整性要求,圆满完成了LTE基带芯片的验证工作。. V* f- W* f2 i% R+ y
本文主要的创新及工作成果主要有:
+ t j) c, K, e+ s' s1)根据基带芯片的设计架构,参与完成了基带芯片验证平台的设计及芯片的验:( d$ O: g& P) U( Z3 B8 L
证与调试工作。.+ p, l% ]5 B9 p4 U5 }. E
2)利用信号完整性的基本理论和研究方法,完成了基带芯片与FPGA、SDRAM) @. I5 J( k+ E% O
内存条、标准高速接插件之间单端信号反射、串扰的仿真,根据仿真结果制定了PCB
c: O# d4 u7 T0 M! d9 ]& M. S$ L设计的详细约束规则,为高速PCB设计提供了切实可行的研究方法。
$ H! o0 P6 }" N* L% R$ I- }. ?6 [3)通过对基带芯片外部存储器接口拓扑结构的仿真,得出了共用高速和低速存
; Q6 T- k& a6 N) o% o4 x储设备的部分总线的方案具有一定局限性的结论,对更高工作速率内存模块的兼容性
1 ?6 v4 j3 \9 ~* n/ _5 j较差,为基带芯片后续版本的设计提出了参考意见。
' V. d6 N2 J* s4)完成了高速差分串行信号的仿真研究,并通过仿真结果(眼图)逐步优化设* E/ z5 p; F/ R5 k4 J& M
计,实现了1GHz差分信号的良好传输,对研究更高速率的串行差分信号传输有实践: B+ A9 u. G3 L4 j1 s
意义。
! b0 }: F2 q4 W+ O% ~! N关键词: LTE, 基带芯片,高速PCB,信号完整性,cadence sI, IBIS, 验证平台.
$ Z6 b) L5 V0 O/ t/ I4 R3 O9 G2 V0 f3 s5 s
+ z+ i4 S3 g! e) c4 A7 S9 L
|
|